基于FPGA和多DSP的高速視覺(jué)測量系統的研究

視覺(jué)測量技術(shù)是建立在機器視覺(jué)研究基礎上的一門(mén)新興技術(shù)，重點(diǎn)研究物體的幾何尺寸及物體的位置、姿態(tài)等的測量。隨著(zhù)檢測節點(diǎn)的增多，視覺(jué)測量系統需要處理的數據量也不斷增大，對視覺(jué)測量系統的測量速度提出了更高的要求，單一的數據處理芯片和順序的數據處理方式已經(jīng)無(wú)法滿(mǎn)足現階段高速視覺(jué)測量系統的設計要求。近幾年來(lái)，微電子技術(shù)和集成電路制造技術(shù)的發(fā)展，特別是現場(chǎng)可編程門(mén)陣列（FPGA）和數字信號處理器（DSP）的發(fā)展，為視覺(jué)測量系統中測量速度的提高提供了新的解決思路和方法。針對不同的測量目標，設計具有針對性的專(zhuān)用型高速視覺(jué)測量系統是視覺(jué)測量技術(shù)發(fā)展的一個(gè)必然趨勢。

1 整體方案設計

高速視覺(jué)測量系統研究的主要目的是基于計算機視覺(jué)的方法對空間快速運動(dòng)目標的幾何尺寸、位置及姿態(tài)等參數進(jìn)行測量，并根據上述參數實(shí)現對運動(dòng)目標的快速實(shí)時(shí)跟蹤。針對被測目標高速運動(dòng)的特點(diǎn)，系統選用Fillfactory公司生產(chǎn)的LUPA1300型高速CMOS圖像傳感器作為運動(dòng)目標的圖像采集器，全分辨率下圖像數據通過(guò)16路并行的輸出放大器輸出，數據傳輸量達590MPixels/s。圖像傳感器輸出的離散模擬像素數據需要經(jīng)過(guò)高速A/D轉換器轉換后才能成為圖像處理系統能夠處理的數字信號。圖像處理系統通過(guò)對圖像數據進(jìn)行圖像去噪、增強、邊緣檢測、目標提取等處理，從大量的圖像數據中提取出被測運動(dòng)目標的圖像特征，通過(guò)接口電路將數據傳輸至決策系統或計算機中。決策系統或計算機根據特征數據產(chǎn)生機械機構的控制信號，控制整個(gè)視覺(jué)測量系統的運動(dòng)，實(shí)現對高速運動(dòng)目標的跟蹤和檢測。本文對高速視覺(jué)測量系統的圖像采集和數據處理功能進(jìn)行了研究，設計了一種多通道并行的高速視覺(jué)測量系統。該系統采用FPGA和多DSP并行處理相結合的系統結構，充分利用FPGA和DSP在運算速度和數據處理方面的特點(diǎn)，實(shí)現對大量圖像數據快速實(shí)時(shí)的數據處理功能。使系統能滿(mǎn)足快速運動(dòng)目標實(shí)時(shí)、穩定、高速處理的要求。系統整體原理框圖如圖1所示。

圖中，數據采集子系統采用低壓差分信號（LVDS）技術(shù)解決了并行走線(xiàn)對于電路可靠性的影響及對傳輸速度和距離的限制。以FPGA為主要功能芯片的圖像預處理子系統，主要實(shí)現對高速圖像數據的灰度修正、平滑去噪、圖像銳化等功能，同時(shí)還要承擔總線(xiàn)控制、幀存控制等任務(wù)?；诙郉SP并行處理結構的圖像處理子系統主要實(shí)現被測目標的邊緣檢測，輪廓、位置等特征信息的提取等功能。這種多DSP的并行處理結構通過(guò)總線(xiàn)連接一個(gè)容量較大的SDRAM作為全局外部存儲器，同時(shí)各DSP之間也可通過(guò)局部總線(xiàn)進(jìn)行數據傳輸，便于流水線(xiàn)式或分布式并行算法的實(shí)現。

2 數據采集子系統的設計

根據被測目標高速運動(dòng)的特點(diǎn)和系統設計的實(shí)時(shí)性要求，整個(gè)系統必須選用高速的圖像采集傳感器及相應的圖像放大和A/D轉換電路，實(shí)現對高速運動(dòng)目標的實(shí)時(shí)圖像采集和數據轉換。圖2為數據采集子系統原理框圖。


2.1 LUPA1300型CMOS圖像傳感器

目前，圖像采集方面應用的圖像傳感器主要有兩種：CCD（Charge Coupled Device）圖像傳感器和CMOS（Complementary Metal Oxide Semiconductor）圖像傳感器。相比于CCD而言，CMOS圖像傳感器具有低成本、低功耗、單電壓、無(wú)拖影、無(wú)光暈、片上集成等優(yōu)點(diǎn)，而其隨機讀取的特性，在某些情況下可以大大提高圖像采集的速率[1]。盡管CMOS圖像傳感器還存在著(zhù)電離環(huán)境下暗電流稍大、高分辨率、高性能器件有待于進(jìn)一步發(fā)展等問(wèn)題，但隨著(zhù)固體圖像技術(shù)和集成電路技術(shù)的發(fā)展，其應用領(lǐng)域必將逐步擴大。

根據上述的比較和設計的實(shí)際要求，本系統決定選用Fillfactory公司生產(chǎn)的LUPA1300型高速CMOS黑白圖像傳感器作為高速運動(dòng)目標的圖像采集器件。該圖像傳感器是一種同步式快門(mén)的有源像素傳感器，具有1 280×1 024像素單元陣列、像素尺寸為14μm×14μm、全分辨率下的幀速可達450幀/秒（開(kāi)窗情況下幀速可以更高）。其高幀速通過(guò)片上集成的16路并行輸出放大器實(shí)現，每個(gè)放大器的像素率均為40MHz，讀出順序從左到右，每一路輸出放大器可以驅動(dòng)10pF的輸出電容。圖3為L(cháng)UPA1300型CMOS圖像傳感器的結構原理圖。


2.2 A/D轉換電路的設計

根據圖像傳感器的指標，若每個(gè)像素為10位，則圖像傳感器的傳輸數據量將達5.9Gb/s(1 280×1 024×450×10)。

數據傳輸或A/D轉換時(shí)若采用并行走線(xiàn)的傳輸方式，無(wú)疑會(huì )對電路的可靠性產(chǎn)生極大影響，而且傳輸速度和距離也有極大的限制，以目前的主流存儲設備想要達到這么大的數據吞吐量是很困難的。因此,傳輸過(guò)程中必須采取新的傳輸方式。

LVDS（Low Voltage Differential Signaling）是一種低振幅差分信號技術(shù)，使用幅度非常低的信號（約350mV）,通過(guò)一對差分PCB走線(xiàn)或平衡電纜傳輸數據。它能以高達數千Mb/s的速度傳送串行數據[2]。LVDS具有高速傳輸能力、低噪聲/低電磁干擾、低功耗等優(yōu)點(diǎn)，目前已經(jīng)成為高速I(mǎi)/O接口的首選信號形式。

本文選用Analog Device公司的AD9212芯片作為數據采集子系統A/D轉換器件。AD9212是一種八通道LVDS串行A/D轉換芯片，采樣精度為10位，最高采樣頻率65MS/s，模擬帶寬最高325MHz，片上集成采樣保持電路。2片AD9212芯片即可滿(mǎn)足數據采集子系統對數據傳輸速度和數據量的要求。AD9212芯片對輸入信號有著(zhù)特殊的要求，設計過(guò)程中采用集成差分運算放大器AD8334將圖像傳感器輸出的模擬信號放大，再送入AD9212芯片的信號輸入端。同時(shí)A/D轉換器時(shí)鐘的好壞對信號的采集也有著(zhù)明顯的影響，因此需要高精度、低抖動(dòng)的時(shí)鐘信號。本文采用時(shí)鐘驅動(dòng)芯片AD9515作為時(shí)鐘驅動(dòng)器，其ADC時(shí)鐘電路如圖4所示。


3 圖像預處理的FPGA設計

由于成像條件、噪聲等因素的影響，經(jīng)過(guò)數據采集以后的圖像數據中包含有大量的噪聲，可能導致被測目標圖像相對于整幅圖像來(lái)說(shuō)比較模糊，使數據處理部分無(wú)法從圖像數據中提取和處理被測目標特征等問(wèn)題；同時(shí)由于光源和曝光時(shí)間等原因，數據采集以后的圖像數據可能存在灰度分布過(guò)分集中或整幅圖像亮度不夠等失真現象，影響了系統的檢測精度和分析結果，不利于被測目標的檢測，嚴重時(shí)可能導致檢測失敗[3]。因此，在進(jìn)行被測目標特征提取之前，系統需要將大量的圖像數據送入圖像預處理子系統進(jìn)行圖像灰度修正、圖像平滑去噪、圖像銳化等圖像預處理，以便于后續的數據處理子系統能夠快速地進(jìn)行被測目標的特征提取和處理。圖像預處理過(guò)程需要根據不同的測量對象選擇適當的圖像預處理算法，才能實(shí)現整個(gè)圖像序列的快速灰度修正、去噪和銳化等目的。

圖像預處理子系統采用的絕大部分圖像預處理算法相對簡(jiǎn)單，但需要處理的數據量大，且需要較快的數據處理速度，因此選用FPGA芯片作為圖像預處理的主要功能芯片，其內部各模塊的功能如圖5所示，圖6為串行數據解串模塊仿真圖。

4 多DSP并行結構的圖像處理子系統設計

圖像預處理僅僅是對圖像序列進(jìn)行了一些簡(jiǎn)單的處理，并未提取出被測目標的實(shí)際尺寸、位置、輪廓、姿態(tài)等參數信息，因此，圖像預處理后的圖像數據必須送入圖像處理單元進(jìn)行進(jìn)一步的處理。與圖像預處理部分的算法相比較，圖像處理單元的算法更加復雜和更難以實(shí)現。因為DSP更適合完成復雜的算法，因此選用DSP芯片作為圖像處理的主要功能芯片。但要實(shí)現如此大的運算量和實(shí)時(shí)性的高要求，單片DSP的運算速度顯得力不從心。在這種情況下，本文采用多片DSP并行的系統結構來(lái)代替單片DSP芯片實(shí)現圖像處理功能。實(shí)際設計過(guò)程中，根據DSP算法的運算量以及系統對實(shí)時(shí)性的要求，本文選擇4片DSP芯片來(lái)共同實(shí)現處理任務(wù)。圖像處理部分的結構框圖如圖7所示。圖中，FPGA主要負責時(shí)序控制和幀數據緩存控制等功能，4片DSP芯片作為數據運算處理器來(lái)實(shí)現圖像高速并行處理功能。整個(gè)圖像處理子系統采用共享總線(xiàn)和基于Link口兩種并行結構相結合的并行處理結構，FPGA與DSP芯片之間的數據交換采用共享總線(xiàn)的方式，而各DSP芯片之間的數據交換則由DSP芯片的Link口實(shí)現[4]。這種并行總線(xiàn)方式，各DSP芯片既可以獨立實(shí)現各自的算法程序，也可以進(jìn)行并行計算，共同完成一個(gè)DSP算法。

圖8為4個(gè)DSP數據運算處理器與單個(gè)DSP數據運算處理器的速度比較。由圖中可以看出，4個(gè)DSP處理器與單個(gè)DSP的速度比在3.770～3.969之間，實(shí)際應用中，峰值運算速度能夠滿(mǎn)足圖像處理子系統數據處理的要求。

本文針對被測目標高速運動(dòng)的特點(diǎn)和視覺(jué)測量系統實(shí)時(shí)性的要求，著(zhù)重研究了高速視覺(jué)測量系統的整個(gè)設計和研究過(guò)程，提出了一種基于FPGA和多DSP的圖像并行處理結構。根據FPGA和DSP的運算特點(diǎn)，將其分別應用于高速視覺(jué)測量系統的圖像預處理和圖像處理兩個(gè)子系統中，并通過(guò)試驗測試，證明這種并行處理結構能夠實(shí)現高速視覺(jué)測量系統的處理功能。文中還考慮了圖像采集器件的工作特點(diǎn)，采用LVDS技術(shù)使整個(gè)數據采集部分的可靠性和集成度大大增強，便于后續的圖像處理功能的實(shí)現。