電子系統級設計和驗證方法學(xué)在SoC設計中的應用

本文討論電子系統級(ESL)設計和驗證方法學(xué)在系統級芯片(SoC)設計中的應用。ESL設計是能夠讓SoC設計工程師以緊密耦合方式開(kāi)發(fā)、優(yōu)化和驗證復雜系統架構和嵌入式軟件的一套方法學(xué)，它還提供下游寄存器傳輸級(RTL)實(shí)現的驗證基礎。已有許多世界領(lǐng)先的系統和半導體公司采用ESL設計。他們利用ESL開(kāi)發(fā)具有豐富軟件的多處理器器件，這些器件為創(chuàng )新終端產(chǎn)品獲得成功提供必需的先進(jìn)功能性和高性能。

　　為什么中國的電子產(chǎn)業(yè)將會(huì )對ESL感興趣？因為中國領(lǐng)先的電子公司正在經(jīng)歷一場(chǎng)對他們競爭力非常關(guān)鍵的轉型。通過(guò)采納技術(shù)創(chuàng )新策略，中國將成為純粹的知識產(chǎn)權(IP)提供者，而不是純粹的IP消費者。那些擁有知識產(chǎn)權的公司將持有通向IP庫的鑰匙。

　　為成功地執行創(chuàng )新策略，中國公司必須采用創(chuàng )新領(lǐng)先公司所使用的先進(jìn)設計方法學(xué)。ESL設計正是這樣一種方法學(xué)。它已經(jīng)被諸多國際系統和半導體公司采用。在中國，大唐已率先在中國3G手機技術(shù)－TD-SCDMA開(kāi)發(fā)中采用ESL設計，清華大學(xué)及其一些產(chǎn)業(yè)合作單位也采用ESL方法學(xué)開(kāi)發(fā)先進(jìn)的地面數字多媒體廣播應用。

　　嵌入式軟件驅動(dòng)SoC設計

　 　圖1總結了市場(chǎng)調研公司國際商業(yè)策略(International Business Strategies)對SoC設計工程師所做的調查數據。它表明，兩種主要的SoC設計挑戰--與設計嵌入式軟件和硬件架構的相關(guān)工作量隨著(zhù)工藝的縮小而急劇增加，而硬件實(shí)現(RTL設計、綜合、物理設計等)工作量的增加則要少得多。請注意，該調查提到的嵌入式軟件由半導體制造商提供，這些軟件不包括由系統生產(chǎn)商開(kāi)發(fā)的使終端產(chǎn)品差異化的軟件。

圖1：隨著(zhù)工藝節點(diǎn)的縮小，主要設計工作從硬件實(shí)現轉向設計嵌入式軟件和硬件架構。

　　主要設計工作從硬件實(shí)現轉移到嵌入式軟件和硬件架構這種顯著(zhù)變化表明，芯片已真正成為一個(gè)嵌入式系統。

　　嵌入式軟件開(kāi)發(fā)工作量的增加，主要是由于能夠實(shí)現消費產(chǎn)品之間兼容性和互操作性的無(wú)線(xiàn)及多媒體標準(或者其中之一)越來(lái)越多。諸如JPEG、MPEG、3G、GSM/EDGE、IEEE 802.11/a/b/g WLAN、藍牙和UWB等標準，都是現代電子產(chǎn)業(yè)獲得商業(yè)成功所必需的。

　　架構開(kāi)發(fā)工作量的增加主要是由于SoC需要集成和優(yōu)化越來(lái)越復雜的處理、存儲資源以及通信協(xié)議，這些對以必備的性能執行嵌入式軟件很有必要。實(shí)際上，先進(jìn)SoC現已采用3個(gè)或更多微處理器以及3個(gè)或更多數字信號處理器(DSP)。甚至連主流設計也已包含一個(gè)微處理器和兩個(gè)DSP，而包含兩個(gè)微處理器和兩個(gè)DSP的情況也很常見(jiàn)。

　　換句話(huà)說(shuō)，嵌入式軟件現正驅動(dòng)著(zhù)SoC設計，而且嵌入式軟件對開(kāi)發(fā)中國自己的通信和媒體互操作性標準也非常關(guān)鍵。

　　為什么采用ESL設計

　　業(yè)界領(lǐng)先公司采用ESL設計是因為它使設計工程師能夠及早進(jìn)行軟件開(kāi)發(fā)，實(shí)現快速設計和派生設計、快速硬件驗證以及快速硬件/軟件(HW/SW)驗證。它還提供可以用來(lái)驗證下游RTL實(shí)現符合系統規范的功能測試平臺。此外，ESL設計工具可綜合針對應用優(yōu)化的定制處理器，以及快速開(kāi)發(fā)和實(shí)現先進(jìn)算法。

　　及早進(jìn)行軟件開(kāi)發(fā)：對于一個(gè)大型軟件開(kāi)發(fā)任務(wù)，盡可能早地開(kāi)始軟件開(kāi)發(fā)很有必要，即使原有軟件的復用程度很高。

　　采用基于SystemC語(yǔ)言的ESL設計方法學(xué)，SoC架構工程師可生成一個(gè)用來(lái)仿真SoC行為，如果需要，還可仿真SoC周期精確時(shí)序的高級模型。這個(gè)模型稱(chēng)為事務(wù)級模型(TLM)，它使軟件設計工程師在RTL設計或者硅原型完成前的好幾個(gè)月就可著(zhù)手進(jìn)行軟件開(kāi)發(fā)工作。

　　1．快速設計和派生設計

　　不斷變化的消費市場(chǎng)要求不斷推出“新的和改進(jìn)的”產(chǎn)品。一些改進(jìn)可以通過(guò)重新對SoC進(jìn)行編程來(lái)獲得，但更多的軟件可能需要更多的硬件資源，因此設計工程師必須采用可實(shí)現快速硬件設計和派生設計的方法。

　　RTL平臺曾被設計用來(lái)減少派生設計問(wèn)題，它通過(guò)為未來(lái)設計提供一個(gè)經(jīng)過(guò)預驗證的架構來(lái)實(shí)現這一點(diǎn)。然而，為滿(mǎn)足新的市場(chǎng)需求而優(yōu)化RTL架構以及集成RTL IP所帶來(lái)的困難，會(huì )顯著(zhù)減緩設計過(guò)程。一個(gè)未經(jīng)優(yōu)化的架構可能對性能和功耗產(chǎn)生負面影響。最終，設計團隊可能被迫放棄功能性以達到性能和功耗目標。

　　TLM應用于函數調用和數據包傳輸層。這是一個(gè)抽象層，“設計意圖”在該層被捕獲，而且該層給設計工程師提供了一個(gè)直接而清晰的系統行為視圖。硅IP的SystemC TLM模型很容易集成到SoC架構的TLM中，這使SoC架構師能快速研究并分析多個(gè)備選硬件架構和硬件/軟件分割方案(每個(gè)方案具有不同的性能和經(jīng)濟上的折衷)以確定最佳架構。這種方法明顯加快了初始設計，但它最大的好處是在快速轉變的派生設計中采用最初的SoC TLM作為易于更改的平臺。TI便是采用這種方法開(kāi)發(fā)OMAP系列處理器和調制解調器。

　　2．快速驗證

　　TLM的抽象級別明顯高于RTL的抽象級別，它描述模塊內的電路狀態(tài)、精確到納秒的轉換以及精確到位的總線(xiàn)行為。因此，意法微電子等領(lǐng)先公司認為，相比使用RTL，使用周期精確的TLM將使硬件驗證和硬件/軟件協(xié)同驗證速度快1,000倍或者更多。這種方法不僅可產(chǎn)生用于驗證系統行為和RTL實(shí)現的功能測試基準(testbench)，它還支持SystemC與RTL的協(xié)同仿真，這樣SoC TLM可被當作一個(gè)“測試臺”，當下游RTL實(shí)現模塊可用時(shí)，它們便可在這個(gè)測試臺上進(jìn)行驗證。

　　高通公司的經(jīng)驗表明，系統級的HW/SW協(xié)同驗證要優(yōu)于C/RTL實(shí)現級的HW/SW協(xié)同驗證。一個(gè)維特比解碼器設計可在20ms內執行一個(gè)信息包，但是在C/RTL級進(jìn)行仿真卻需要6個(gè)小時(shí)，高通估計必須仿真1,000個(gè)信息包才能達到合理的置信度，因此總共需要6,000小時(shí)的仿真時(shí)間，但這是不現實(shí)的。而1,000個(gè)信息包與一個(gè)TLM進(jìn)行協(xié)同驗證將只需要6個(gè)小時(shí)，或者更少。

　　針對應用優(yōu)化的處理器的綜合：不斷增強的處理能力需求經(jīng)常通過(guò)采用額外標準通用(GP)處理器內核來(lái)滿(mǎn)足。然而，構建GP內核是用來(lái)解決廣范圍內的應用，它可能無(wú)法以必備的性能執行一個(gè)給定軟件算法，且可能占用過(guò)多芯片面積和功率。另外，它通常還需支付大量的額外IP許可費和版權費。

　　采用指令集(IS)針對應用需求優(yōu)化過(guò)的處理器可解決這個(gè)問(wèn)題。定制IS處理器可在只有絕對必要的硬件資源條件下提供必備的性能。利用ESL工具，這樣的處理器可以從結構描述或者定制IS本身開(kāi)始自動(dòng)綜合。ESL工具還自動(dòng)生成處理器的軟件開(kāi)發(fā)工具，例如指令集仿真器、匯編器、鏈接器、反匯編器、調試器和C編譯器。

　　以英飛凌為例，該公司據稱(chēng)在兩個(gè)月內就為特定應用的多速率DSP開(kāi)發(fā)出網(wǎng)表和開(kāi)發(fā)工具。

　　3．先進(jìn)算法開(kāi)發(fā)

　　在消費設備中使用的諸如JPEG和MPEG等很多先進(jìn)算法都是數字信號處理算法，必須實(shí)現這些算法以達到對不同設備來(lái)說(shuō)可能不同的性能和功耗目標。先進(jìn)算法通常首先設計成浮點(diǎn)算術(shù)形式的參考算法(實(shí)際上，像JPEG和MPEG這樣的標準算法一般都以這種形式實(shí)現)，然后再轉換成定點(diǎn)算術(shù)形式，嵌入式軟件和RTL實(shí)現便是從定點(diǎn)算術(shù)形式衍生出來(lái)的。

　　針對DSP算法的圖形化ESL設計以及仿真工具能實(shí)現這種流程。對于通信和多媒體應用，采用可定制DSP算法的預設計庫能加速算法開(kāi)發(fā)。另外還存在一些標準算法庫，例如3G W-CDMA、GSM/EDGE、IS-95 CDMA、IEEE 802.11/a/b/g 無(wú)線(xiàn)局域網(wǎng)(WLAN)、藍牙和UWB。當HW/SW分割后，采用微架構庫可加速RTL實(shí)現的開(kāi)發(fā)。大唐使用這樣的工具與其他公司合作開(kāi)發(fā)了TD-SCDMA的基帶庫。

　　TLM方法論

　　TLM是可實(shí)現及早開(kāi)始軟件開(kāi)發(fā)、ESL設計以及驗證任務(wù)的虛擬集成平臺，圖2顯示了TLM在SoC設計中所處的中心位置。

圖2：ESL設計與驗證任務(wù)。

　　SoC TLM本質(zhì)上是器件資源的一個(gè)網(wǎng)絡(luò )模型，它全無(wú)實(shí)現的細節。功能模塊的行為模型是根據它們的輸入激勵和輸出響應來(lái)建立的。模塊通過(guò)由API連接至每個(gè)模塊的一個(gè)或者一組總線(xiàn)進(jìn)行通信，這些通信過(guò)程則被建模成具有相關(guān)數據傳輸的數據流機制。這樣避免了不必要的實(shí)現細節，這些細節會(huì )模糊設計工程師的系統行為視圖并減慢仿真速度。模塊行為與通信分開(kāi)，可實(shí)現功能模塊的快速修改或者替換而無(wú)需重新設計總線(xiàn)，反之亦然，它對快速的IP集成以及復雜的“what if”分析也非常關(guān)鍵。

　　有三種常見(jiàn)的TLM使用模式：程序員視圖(PV)、架構師視圖(AV)以及驗證視圖(VV)。盡管這些模式代表三種不同的系統視圖，但是大多數模型都能以所有三種模式進(jìn)行配置。

　　1．程序員視圖

　　程序員視圖TLM是SoC的一種功能正確模型，它允許使用傳統軟件以及及早開(kāi)發(fā)新軟件。一般情況下，PV TLM由處理器、存儲器、外設的功能模型以及將事務(wù)引導到正確存儲器或外設的路由器功能模型組成(見(jiàn)圖3)。

圖3：程序員視圖TLM。

　　PV使軟件開(kāi)發(fā)人員能夠訪(fǎng)問(wèn)必需的系統資源和屬性，比如寄存器的可見(jiàn)性、寄存器的精確性和中斷處理等，同時(shí)它還可直接鏈接目標處理器和調試環(huán)境的指令集仿真器(ISS)。目標RTOS的API以及目標處理器的編譯器用來(lái)開(kāi)發(fā)軟件對象代碼，此階段的應用軟件開(kāi)發(fā)只需一個(gè)數據流模式(schema)。因此，PV是不定時(shí)的，PV仿真可在每秒數百萬(wàn)條指令的速度范圍內很好地執行。

　　2．架構師視圖

　　架構師視圖TLM是具有SoC時(shí)序屬性的相同模型。該模型使設計團隊能夠分析SoC性能以便在設計實(shí) 現之前準確找出瓶頸(見(jiàn)圖4)。最終的硬件/軟件分割決定是在這個(gè)視圖中實(shí)現的。

圖4：架構師視圖TLM。

　　時(shí)序的捕獲不是顯式就是隱式。顯式時(shí)序可以近似地模仿SoC的硬件性能，它用系統事件和事件同步的函數表示，而模塊內部時(shí)序則可能非常精確。

　　隱式定時(shí)模型使用嵌入到TLM API調用中的時(shí)序注釋?zhuān)虼藭r(shí)序注釋獨立于功能性。這允許對各種功能模塊的候選架構和實(shí)現進(jìn)行快速修改和性能描述，它還可提高仿真速度，使隱式定時(shí)模型的仿真速度超過(guò)顯式定時(shí)模型。

　　指令精確的ISS可通過(guò)PV-AV事務(wù)器連接到一個(gè)架構視圖上，允許在執行軟件的同時(shí)分析系統性能。PV-AV事務(wù)器還能評估在操作系統(OS)中執行應用的架構。OS以PV模式引導，應用則以AV模式執行。

　　3．驗證視圖TLM

　　驗證視圖本質(zhì)上就是AV模型，它在周期精確的時(shí)序方面得到增強。這種模型能夠實(shí)現可精確預測真實(shí)芯片時(shí)序的硬件驗證和硬件/軟件驗證，它還使開(kāi)發(fā)團隊能創(chuàng )建用于RTL驗證的測試基準。用Verilog和/或者VHDL編寫(xiě)的RTL模型一旦完成，便可在VV TLM模型中例示，這樣在完整的SoC實(shí)現模型完成之前就能進(jìn)行系統驗證以及調試。

　　VV仿真的執行速度一般比RTL仿真和C/RTL HW/SW協(xié)同驗證速度快三個(gè)數量級。

　　這三個(gè)TLM視圖組成了全部ESL設計流程(如圖5所示)，不同模型可以利用易于設計的處理器和轉換器協(xié)同執行。

圖5：帶有三種主要TLM使用模式的HW/SW開(kāi)發(fā)流程。

　　ESL設計成功案例

　　領(lǐng)先的系統和半導體公司已經(jīng)公開(kāi)宣稱(chēng)ESL設計的結果超出預期，他們已轉向采用在準硅片多處理器系統仿真模型上開(kāi)發(fā)軟件的標準操作過(guò)程，該模型能以近似實(shí)時(shí)性能執行。在某些情況下，仿真模型僅在兩秒內就可引導普通的RTOS，例如嵌入式Linux。TLM方法具有良好的精確性，在將硅原型交付制造之前，這種精確性對于優(yōu)化芯片架構的性能和功耗來(lái)說(shuō)很關(guān)鍵。

例如，某大型日本打印機公司采用ESL設計方法，因為基于RTL的方法已不能應對每一代打印機所需的架構上的重大修改。該公司對其從低端家庭打印機到高端網(wǎng)絡(luò )打印機的所有產(chǎn)品都采用相同的基本算法。然而，不同打印機類(lèi)型在數據通信、處理、存儲需求上的重大差異要求那些算法有明顯不同的實(shí)現，包括不同的存儲器架構和通信總線(xiàn)架構。

　　優(yōu)化這些不同架構只能在ESL設計提供的TLM抽象級別上才能得到有效實(shí)現。不過(guò)，簡(jiǎn)單地轉向ESL設計而缺少到RTL實(shí)現的鏈接將導致下游問(wèn)題。該公司用管腳精確的事務(wù)器建立了這種允許SystemC TLM與RTL協(xié)同驗證的鏈接。

　　從RTL轉到ESL設計是一條很好的轉移路徑。ESL是一種“由中間開(kāi)始(middle-out)”的設計流程，允許重復利用原有的RTL IP。在那些沒(méi)有傳統約束的情況下，可以采用“自頂向下”的設計流程。東芝公司便是采用這種流程，利用設計套件開(kāi)發(fā)用戶(hù)可配置媒體嵌入式處理器(MeP)。這個(gè)設計套件的基礎是使設計工程師能針對特定應用定制配置的ESL設計環(huán)境。設計工程師可研究不同配置以確定哪種配置最佳，他們不僅要驗證架構，而且還要驗證每個(gè)硬件和軟件模塊是否滿(mǎn)足系統要求。

　　LSI邏輯公司在其ZSP數字信號處理器內核設計中采用了類(lèi)似方法。LSI對每種不同的內核開(kāi)發(fā)周期和事務(wù)精確的SystemC模型，這使設計工程師能夠對SoC架構中的內核性能建模。這些模型還使設計工程師能對硬軟件交互進(jìn)行調試。此外，設計師還可分析處理器的吞吐量和時(shí)延以及存儲器性能。

　　本文小結

　　ESL設計和驗證方法使設計工程師能夠專(zhuān)注于那些給產(chǎn)品及IP帶來(lái)差異化和價(jià)值的系統設計屬性，即功能性和性能。這些屬性是由先進(jìn)算法、復雜的多處理器和存儲器架構、高級通信協(xié)議以及針對應用優(yōu)化的處理器(它們都由嵌入式軟件驅動(dòng))決定的。RTL實(shí)現的精巧性與高效的實(shí)現有關(guān)，但其價(jià)值則存在系統設計中。IP的創(chuàng )新和擁有將成為中國電子產(chǎn)業(yè)的下一場(chǎng)革命，而ESL設計和驗證方法學(xué)將成為這場(chǎng)革命的支撐力量。