基于Nios II的掃描信號發(fā)生器IP核設計
本文根據NiosII嵌入式系統的Avalon總線(xiàn)規范,提出了一種可控震源掃描信號發(fā)生器IP核設計的方法,并詳細介紹了IP核的硬件和軟件設計。該方法采用自定制組件的軟、硬件協(xié)同設計,實(shí)現了起止頻率和掃描時(shí)長(cháng)可調的線(xiàn)性升降頻正弦掃描信號與頻率可調的偽隨機掃描信號發(fā)生器的IP核設計。通過(guò)對該IP核進(jìn)行驗證,證明了其可行性和正確性。
基于Nios_的掃描信號發(fā)生器IP核設計.pdf
評論