<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 基于FPGA的視頻信號發(fā)生器設計與應用研究

基于FPGA的視頻信號發(fā)生器設計與應用研究

作者: 時(shí)間:2017-06-04 來(lái)源:網(wǎng)絡(luò ) 收藏

目前,對視頻信號采集、記錄和處理系統(、圖像記錄儀和電視跟蹤系統等)的研究測試已經(jīng)十分廣泛。在對這些系統進(jìn)行測試的過(guò)程中,需要測試者提供符合該系統輸入制式要求的視頻信號。針對多種被測系統及被測指標,測試者應該提供不同種類(lèi)和制式的視頻信號。以往對這些系統進(jìn)行測試時(shí),人們經(jīng)常利用探測器對靶板進(jìn)行成像,將產(chǎn)生的視頻信號送入被測系統。該測試方法給系統評估引入兩方面的誤差:一是靶板的制作誤差,二是探測器本身的成像質(zhì)量偏差。針對這些誤差,國內外逐漸使用能夠提供模擬圖像的來(lái)取代傳統的測試裝置[1-3].現場(chǎng)可編程門(mén)陣列()具有高集成度、高可靠性以及開(kāi)發(fā)工具智能化等特點(diǎn),目前逐步成為復雜數字電路設計的理想首選[ 4].考慮到視頻信號時(shí)序要求嚴格以及硬件小型化的要求,選用來(lái)設計,與其他設計方法相比,極大地縮短了開(kāi)發(fā)周期,提高了測試精度。

1硬件實(shí)現

本文引用地址:http://dyxdggzs.com/article/201706/348251.htm

系統由USB通信模塊、控制模塊、視頻D/A模塊和輸出接口模塊組成。硬件組成如圖1所示。


1. 1工作原理

上位機經(jīng)過(guò)USB總線(xiàn)與FPGA進(jìn)行通信,將模擬目標或靶板的信息以及其他控制信號傳送給FPGA.FPGA對接收到的數據進(jìn)行判斷和計算,最后輸出具有時(shí)序關(guān)系的數字信號。如果系統需要輸出模擬視頻信號,那么將數字信號送入視頻D/A轉換電路,輸出與被測系統制式相符的視頻信號;如果被測系統接收數字信號,那么將數字信號進(jìn)行調理后,直接送入被測系統。

1. 2與上位機通信方式的選擇

以前我們開(kāi)發(fā)的選擇了串口通信的方式與上位機進(jìn)行數據傳輸,該通信方式具有開(kāi)發(fā)簡(jiǎn)單,成本低的特點(diǎn)。但是在使用過(guò)程中發(fā)現了以下問(wèn)題:一是不支持熱插拔,接上視頻信號發(fā)生器后,主機需要重新啟動(dòng);二是需要為視頻信號發(fā)生器單獨提供電源;三是數據傳輸慢,不利于系統的擴展。

針對以上問(wèn)題,決定采用USB通信的方式。USB接口具有熱插拔、傳輸速度快以及便攜等特點(diǎn)[5] ,能夠完全滿(mǎn)足本系統的設計要求。當本系統接入PC的USB接口時(shí), PC將固件自動(dòng)下載到USB接口芯片中,測試者只需要操作PC機上的應用程序界面,就可以完成相關(guān)的測試工作。此外, USB接口提供的+5V電源,它的電流可以達到幾百mA,完全可以驅動(dòng)系統進(jìn)行正常工作(軟件仿真得到FPGA模塊在生成某種視頻信號時(shí)的功耗為100 mW左右),省去了系統供電電源的設計工作,這樣縮小了系統體積,提高了系統的便攜性能。

1. 3 FPGA控制模塊FPGA控制模塊是整個(gè)系統的核心。

以生成標準CCIR制式視頻信號為例來(lái)介紹該模塊的設計方法。根據CCIR制式的電視信號標準,它采用隔行掃描的方式,每場(chǎng)312.5行,行頻15 625 Hz,場(chǎng)頻50 H z,水平有效像素點(diǎn)768,垂直有效像素點(diǎn)575.由于采用了隔行掃描的方式,視頻信號中就必須包含前后均衡脈沖。再加上場(chǎng)同步中的開(kāi)槽脈沖,這些脈沖信號的引入會(huì )提高輸出視頻圖像的質(zhì)量,因此模擬該類(lèi)信號是該模塊設計的關(guān)鍵。

由于CC IR制式視頻信號屬于模擬信號,所以FPGA輸出的數據以及控制信號需要進(jìn)入D /A轉換電路。這里選用了AD公司的3路10位視頻D/A芯片,該芯片的輸入端是復合同步信號、復合消隱信號、時(shí)鐘信號、3路(R、G、B)圖像數據信號以及其他控制信號,最后輸出3路模擬視頻信號。

因此, FPGA控制模塊需要為視頻D/A轉換模塊提供以上所需的輸入信號。本文采用了模塊化的設計方法,利用Verilog硬件描述語(yǔ)言生成各種子模塊,再將這些子模塊進(jìn)行頂層的連接,最后輸出圖像數據及控制信號。模塊的總體結構如圖2所示。


在設計各子模塊的過(guò)程中,充分利用了FPGA設計軟件時(shí)序仿真的功能,這給調試以及選取最優(yōu)模塊帶來(lái)極大的方便。圖3是利用M odelSmi SE 6. 0軟件仿真出的開(kāi)槽脈沖、均衡脈沖、行同步、行消隱和場(chǎng)消隱子模塊時(shí)序圖。


圖中, kcmc是開(kāi)槽脈沖模塊,其中高電平時(shí)間是4.7μs,低電平時(shí)間為27.3μs; jhmc代表前后均衡脈沖模塊,高電平29.65μs,低電平2.35μs;hsyn代表了行同步脈沖模塊,周期64μs,同步脈沖寬度4.7μs,前肩1.5μs,后肩5.8μs; hblnk是行消隱信號模塊,消隱脈沖寬度12μs.在本系統中,利用FPGA的下載配置軟件生成系統的配置文件(MCS格式),然后經(jīng)JTAG口將配置文件下載到FPGA控制模塊的PROM中。當系統每次加電后,PROM將其存儲的文件配置到FPGA中, FPGA開(kāi)始正常工作,實(shí)現相應的功能。針對這個(gè)特點(diǎn),可以根據測試需要隨時(shí)更新配置文件,完成不同種類(lèi)被測系統的測試工作,使測試工作更具有靈活性。

1. 4視頻D/A轉換模塊

將系統輸出的標準和非標準模擬視頻信號進(jìn)行比較,發(fā)現它們有類(lèi)似的地方,即都包含同步信號,而且對同步信號電平有特定的要求。標準視頻信號中要求同步電平比消隱電平低0. 3 V,某型裝備輸出的非標準視頻信號要求同步電平嚴格控制在- 0. 3 V.同步電平的這些特性就要求設計者必須合理選擇視頻D /A轉換芯片。

在本系統中選取了AD公司的三路10位視頻D/A芯片。只要對該芯片的輸入端(復合同步、消隱信號、時(shí)鐘信號,數據信號等)進(jìn)行編程,系統就可以輸出不同制式的模擬視頻信號。表1是本系統設計采用的視頻輸出真值表[6].


根據該真值表,利用FPGA嚴格控制它們的時(shí)序關(guān)系,就可以產(chǎn)生多種制式的模擬視頻信號,該方法增強了視頻信號發(fā)生器的擴展性和通用性。視頻D /A轉換電路板及同軸電纜輸出接口實(shí)物如圖4所示。

2系統在電視跟蹤性能檢測中的應用研究

2.1 電視跟蹤性能指標和檢測方法

電視跟蹤箱是電視跟蹤系統中實(shí)現跟蹤和搜索的關(guān)鍵部分。傳統的電視跟蹤箱跟蹤性能測試采用的是室內標志法和機械靶標法等,這些測試方法中提供的模擬目標具有精度低和可控性差的缺點(diǎn)[7].后來(lái)出現了基于ISA總線(xiàn)的模擬目標卡,但是該卡使用時(shí)必須插在PC的插槽上,同時(shí)該測試儀器的體積較大,而且擴展性不好。

可以利用基于FPGA的視頻信號發(fā)生器完成電視跟蹤性能的檢測。

最小跟蹤目標、最小跟蹤對比度、跟蹤速度、目標捕獲概率等是評價(jià)電視跟蹤箱跟蹤性能的重要指標[ 8].針對這些指標,要求本視頻信號發(fā)生器輸出的模擬目標,在速度、運動(dòng)方式、對比度、視場(chǎng)中位置和大小上具有可控的功能。

以最小跟蹤目標測試來(lái)說(shuō)明該功能的實(shí)現方法。最小跟蹤目標測試要求模擬目標是運動(dòng)目標,測試過(guò)程中,測試者通過(guò)改變模擬目標的大小來(lái)觀(guān)察波門(mén)的跟蹤或搜索狀態(tài),從而判斷出最小跟蹤目標大小。因此,需要在FPGA內部通過(guò)一定的算法來(lái)滿(mǎn)足測試系統對模擬目標提出的要求。圖5是本項測試中水平往返運動(dòng)目標生成的算法流程圖。

2.2 測試結果分析運用

該視頻信號發(fā)生器對某型電視跟蹤系統電視跟蹤箱進(jìn)行跟蹤性能測試,測試時(shí)將視頻信號發(fā)生器與被測電視跟蹤箱連接,然后設定被測裝備的某些工作參數,最后獲得了該裝備的部分跟蹤性能參數。測試結果如表2所示。從跟蹤性能測試結果中可以看出,最小跟蹤目標在3 @ 3~ 4 @ 4像素之間,最小跟蹤對比度在3% ~ 4%之間,水平最大跟蹤速度在4. 22~ 4. 24視場(chǎng)/秒之間,捕獲概率始終為100% ,它們的變化幅度始終都控制在設計要求的范圍內。

同時(shí),使用一臺標定后的某型電視跟蹤檢測儀對被測電視跟蹤箱進(jìn)行測試,得到的測試結果基本與表2中的相吻合,從而驗證了本視頻信號發(fā)生器的工作可靠性。

圖6和圖7是在測試前將本視頻信號發(fā)生器接入某圖像采集卡獲取的模擬目標圖像。

3結論

基于FPGA的視頻信號發(fā)生器可以滿(mǎn)足多種被測視頻輸入系統對視頻信號制式的要求。它采用USB技術(shù)完成與上位機的通信,解決了工作電源的問(wèn)題,提高了該系統的通用性和擴展性。將該視頻信號發(fā)生器應用在某型電視跟蹤系統電視跟蹤箱的跟蹤性能測試中,獲得了該裝備的部分電視跟蹤性能參數,通過(guò)分析實(shí)驗數據,證明了該系統具有測試精度高、工作穩定性好的特點(diǎn)??梢哉f(shuō)該視頻信號發(fā)生器能夠為準確評估裝備的戰斗性能提供必要的技術(shù)保障。今后,可以對該系統進(jìn)行擴展,將它應用在更多的測試領(lǐng)域中,所以其應用前景十分廣泛。



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>