100MHz 數字存儲示波表樣機的研究與試制----數據采集系統設計(一)

第三章數據采集系統設計

數據采集系統是數字存儲示波表的核心部分，它完成由模擬信號到數字信號的轉換，即模擬信號經(jīng)調理通道后進(jìn)入A/D轉換成數字量，再將這些數字量存入緩存器FIFO，由DSP讀回進(jìn)行計算處理，最后送去顯示。

3.1 A/D的選擇

數字存儲示波表要顯示信號波形首先要對模擬信號進(jìn)行采樣。所謂采樣就是對模擬信號進(jìn)行量化的過(guò)程。而量化過(guò)程實(shí)際上存在著(zhù)許多限制。首先，它要受到量化范圍的限制。由于A(yíng)/D總有一定的輸入量程，超出了該量程，轉換結果就會(huì )出現很大的誤差。例如，信號如果超出了上限，那么A/D只能給出最大碼值；反之，如果超出了下限，只能給出最小碼值。這樣，采樣結果就會(huì )相對于模擬信號產(chǎn)生很大的畸變，不能有效的反映真實(shí)的信號信息。另外，A/D對量化值進(jìn)行編碼的位數決定了采樣模擬信號的精確性。編碼位數越多，對模擬信號的分辨率也就越高，采樣出來(lái)的信號電壓值也就更準確。在實(shí)際應用中我們選擇的模擬/數字變換器（ADC）是ANALOG DEVICE公司的AD9288，它的基本性能描述如下：

◆兩個(gè)八位模擬/數字變換通道，100MSPS采樣率/每通道

◆低功耗：90mW/每通道（100MSPS時(shí)）

◆片內提供參考電壓和采樣、保持電路

◆模擬通道：475MHz模擬帶寬信噪比：SNR=47dB@41MHz

◆模擬輸入范圍：1Vpp/每通道

◆單電壓供電（+3.0V）

◆等待模式選擇

◆兩種數據輸出格式

◆輸出數據與拼接模式

AD9288是雙通道八位單片模擬/數字轉換器，具有內部的采樣保持電路，是一款低價(jià)格、低功耗、體積小易于使用的優(yōu)化產(chǎn)品。它工作在100MSPS轉換率時(shí)同樣具有出色的動(dòng)態(tài)性能，并且兩個(gè)通道可以完全獨立工作。

這款模擬/數字變換器只需要單3.0V電源供電（2.7V-3.6V），提供編碼時(shí)鐘輸入方式，在大多數應用領(lǐng)域，不需要外接參考電壓或者是驅動(dòng)器件。數字輸出和TTL/CMOS兼容，并且有獨立的輸出供電引腳，支持多數字邏輯電壓（2.5V或3.3V）接口。編碼輸入是與TTL/CMOS兼容的，并且8位數字輸出能在2.5V到3.3V電壓范圍內工作（典型值為3.0V）。用戶(hù)選擇項提供聯(lián)合等待模式、數據格式選擇，數據拼接模式。在等待模式下，數據輸出處于高阻狀態(tài)。先進(jìn)的CMOS工藝使得AD9288體積超?。?mm * 7mm * 1.4mm），采用48PIN_LQFP封裝。

工業(yè)制品溫度范圍：（-40℃—+85℃）。

AD9288提供的S1、S2兩個(gè)引腳可以用來(lái)選擇多種操作模式。操作模式如表3-1.

如表所示，當S1、S2都設置為1時(shí)，AD9288工作在雙通道拼接模式。所謂拼接模式即是允許使用者將B通道輸出數據錯位半個(gè)周期。也就是說(shuō)，向A、B兩個(gè)通道提供相同的采樣時(shí)鐘（CLK_A=CLK_B），對同一信號進(jìn)行采樣。兩通道的數據同在CLK_A上升沿有效。這樣，在輸出時(shí)B通道的數據就和A通道的數據相差180度相位。從而，使采樣率達到了普通工作模式下的2倍。這一功能是非常有用的：如果用100MSPS的采樣率對20MHz信號進(jìn)行采樣每個(gè)周期只能得到5個(gè)采樣點(diǎn)，只能基本恢復和再現信號波形，如果利用相同的時(shí)鐘，工作在拼接模式，將一個(gè)被測信號同時(shí)送入兩個(gè)通道，就可以得到10個(gè)采樣點(diǎn)，重現波形的效果會(huì )得到很大改善。我們在實(shí)際使用中，令其工作在普通模式下，兩通道采集相互獨立，及S1=1，S2=0.其具體連接圖如圖3-1所示。

3.2 FIFO的構成

當模擬信號被A/D采樣進(jìn)來(lái)以后，需要有一個(gè)能夠快速保存采樣數據的存儲器。FIFO（First In First Out）是一種先進(jìn)先出（即第一個(gè)讀出來(lái)的數據就是第一個(gè)寫(xiě)進(jìn)去的數據）存儲器。它沒(méi)有地址線(xiàn)，省去了尋址時(shí)間。另外，它還可以同時(shí)對存儲空間進(jìn)行讀寫(xiě)。所以，它比一般存儲器的讀取速度要快很多。能夠滿(mǎn)足在高速采樣時(shí)，對存儲器快速讀寫(xiě)的要求。在實(shí)際應用中，我們沒(méi)有采用現成的FIFO芯片。而是利用FPGA里面自帶的5K RAM，通過(guò)MAX-PLUS II調用它宏單元庫MEGA_LPM里的庫文件LPM_FIFO_DC，把它設置成為兩個(gè)2.5K的FIFO.由于一個(gè)LPM_FIFO_DC庫文件只能實(shí)現2ⁿ個(gè)存儲空間。所以，我們調用了兩個(gè)庫文件（大小分別為2 9＝512和2 11＝2048）串連，來(lái)實(shí)現2.5K的空間。
具體連接如圖3-2.

如圖所示，一個(gè)LPM_FIFO_DC庫文件有一個(gè)寫(xiě)使能信號wrreq，一個(gè)寫(xiě)時(shí)鐘信號wrclock，一個(gè)讀使能信號rdreq，一個(gè)讀時(shí)鐘信號rdclock，一個(gè)清除端aclr，8位數據輸入線(xiàn)和8位數據輸出線(xiàn)；同時(shí)還有兩個(gè)狀態(tài)端：FIFO滿(mǎn)信號wrfull和FIFO空信號rdempty.它的具體工作原理是：1.寫(xiě)FIFO時(shí)，數據首先進(jìn)入0.5K的FIFO.此時(shí)，0.5K FIFO讀寫(xiě)使能同時(shí)有效，數據進(jìn)入0.5K FIFO后，隨即被寫(xiě)入到2K的FIFO.當2K的FIFO寫(xiě)滿(mǎn)后，此FIFO模塊的滿(mǎn)信號有效，使得該模塊FIFO的寫(xiě)使能和0.5K FIFO讀使能都置為無(wú)效，寫(xiě)入的數據直接存入0.5K的FIFO不再轉移，直到2.5K全部寫(xiě)滿(mǎn)為止。2.讀FIFO時(shí)，初始狀態(tài)為0.5K FIFO讀使能有效，2K FIFO讀寫(xiě)使能同時(shí)有效。來(lái)一個(gè)讀時(shí)鐘就從2K FIFO讀走一個(gè)最老的數據，同時(shí)，又從0.5K FIFO寫(xiě)進(jìn)一個(gè)數據。當0.5K FIFO讀空后，即0.5K FIFO的數據已全部轉移至2K FIFO后，0.5K FIFO讀空信號有效，從而，關(guān)斷2K FIFO的寫(xiě)使能，使2K FIFO只讀不寫(xiě)，直到所有2.5K數據全部讀空。

3.3觸發(fā)

觸發(fā)是由觸發(fā)電路來(lái)實(shí)現的。如果沒(méi)有觸發(fā)電路，你在屏幕上看到的將會(huì )是具有隨機起始點(diǎn)的很多波形雜亂重疊的圖像。而觸發(fā)電路的主要作用就是保證每次拿去顯示的點(diǎn)都是從輸入信號上的一精確確定的點(diǎn)開(kāi)始。它主要包括：觸發(fā)源選擇、觸發(fā)類(lèi)型選擇、觸發(fā)耦合方式選擇、觸發(fā)釋抑等。

3.3.1觸發(fā)電路

1.觸發(fā)源選擇

觸發(fā)源一般有內觸發(fā)、外觸發(fā)和電源觸發(fā)三種類(lèi)型。觸發(fā)源的選擇應根據被測信號的特點(diǎn)來(lái)確定，以保證被測信號波形的穩定顯示。

（1）內觸發(fā)：將被測信號本身作為觸發(fā)源。

（2）外觸發(fā)：用外接的、與被測信號有嚴格同步關(guān)系的信號作為觸發(fā)源，這種觸發(fā)源用于比較兩個(gè)信號的同步關(guān)系，或者，當被測信號不適于作觸發(fā)信號時(shí)使用。

（3）電源觸發(fā)：用50Hz的工頻正弦信號作為觸發(fā)源，適用于觀(guān)測與50Hz交流有同步關(guān)系的信號。

在實(shí)際項目中，我們只采用了內觸發(fā)和外觸發(fā)兩種觸發(fā)源。它主要通過(guò)DSP發(fā)出的串行碼經(jīng)過(guò)FPGA和D觸發(fā)器來(lái)控制一個(gè)四路選擇器來(lái)實(shí)現。具體電路如圖3-3.

2.觸發(fā)耦合方式選擇

選擇好觸發(fā)源后，為了適應不同的觸發(fā)信號頻率，示波器一般設有四種觸發(fā)耦合方式。

（1）“DC”直流耦合：是一種直接耦合方式，用于接入直流或緩慢變化的觸發(fā)信號，或者頻率較低并含有直流分量的觸發(fā)信號。

（2）“AC”交流耦合：是一種通過(guò)電容耦合的方式，有隔直作用。觸發(fā)信號經(jīng)一個(gè)電容接入，用于觀(guān)察從低頻到較高頻率的信號。

（3）“低頻抑制”耦合：使觸發(fā)源信號通過(guò)一個(gè)高通濾波器以抑制其低頻成分。

這對于顯示包含很多電源交流噪聲的信號是很有用的。

（4）“高頻抑制”耦合：使觸發(fā)源信號通過(guò)低通濾波器以抑制其高頻分量。這意味著(zhù)既使一個(gè)低頻信號中包含很多高頻噪聲，我們仍能使其按低頻信號觸發(fā)。

3.觸發(fā)類(lèi)型選擇

數字存儲示波器最大的優(yōu)點(diǎn)就是具有先進(jìn)、多樣的觸發(fā)功能，從而使示波器的應用更加得心應手。利用這些觸發(fā)功能，示波器就能完成比以前更多的工作。常用的觸發(fā)類(lèi)型有邊沿觸發(fā)、視頻觸發(fā)、脈沖觸發(fā)和毛刺觸發(fā)。本項目中采用了邊沿觸發(fā)和視頻觸發(fā)。其中，邊沿觸發(fā)分為上升沿觸發(fā)和下降沿觸發(fā)兩種；視頻觸發(fā)分為行頻觸發(fā)和場(chǎng)頻觸發(fā)兩種。這四種觸發(fā)信號分別進(jìn)入FPGA，通過(guò)一個(gè)四路選擇器，選擇其中之一作為系統觸發(fā)信號。其具體電路如圖3-4.

4.觸發(fā)釋抑

觸發(fā)釋抑的主要作用就是調整觸發(fā)信號為一標準的周期信號，從而達到穩定顯示波形的目的。例如，我們要觀(guān)測如圖3-5所示的周期信號。這個(gè)信號波形一個(gè)周期內的1、2、3、4點(diǎn)的位置都滿(mǎn)足觸發(fā)條件。如果按一般情況，系統

就會(huì )在1、2、3、4點(diǎn)都產(chǎn)生觸發(fā)信號，這樣就會(huì )造成顯示時(shí)波形的左右抖動(dòng)。

解決這一問(wèn)題的關(guān)鍵就是在于調節觸發(fā)釋抑時(shí)間，使觸發(fā)信號產(chǎn)生在每個(gè)信號波形周期的相同位置，即，使每次觸發(fā)都發(fā)生在各周期的1、2、3或4位置，這樣，信號波形才能無(wú)抖動(dòng)的重現出來(lái)。

本項目中觸發(fā)釋抑具體實(shí)現電路如圖3-6所示。由圖知，這個(gè)電路包括三

個(gè)輸入信號：計數使能信號PRE_TRI_FULL；計數時(shí)鐘信號CNT_CLK；釋抑時(shí)間設置TRI_DELAY_DATA.一個(gè)輸出信號：觸發(fā)屏蔽信號Armed.它的工作原理是：剛開(kāi)始時(shí)Armed為低電平，屏蔽所有觸發(fā)信號。達到預觸發(fā)深度后，計數使能信號PRE_TRI_FULL有效，使計數器按照計數時(shí)鐘CNT_CLK開(kāi)始計數。當計數到預先設置的計數值TRI_DELAY_DATA后（此計數值由DSP送過(guò)來(lái)），Armed變?yōu)楦唠娖?，開(kāi)放觸發(fā)信號。