高成本效益的實(shí)用系統方法解決QFN-mr BiCMOS器件單元測試電源電流失效問(wèn)題

　　摘要

　　本文探討一套解決芯片單元級電測試過(guò)程電源電流失效問(wèn)題的方法。當采用QFN-MR(四邊扁平無(wú)引線(xiàn)–多排引腳封裝)的BiCMOS (雙極互補金屬氧化物半導體)芯片進(jìn)入量產(chǎn)預備期時(shí)，電源電流失效是一個(gè)進(jìn)退維谷的制造難題。

　　本文介紹了數種不同的失效分析方法，例如，數據分析、實(shí)驗設計(DOE)、流程圖分析、統計輔助分析和標桿分析，這些分析方法對確定問(wèn)題的根源有很大的幫助，然后使用統計工程工具逐步濾除可變因素。

　　本項目找到了電流失效問(wèn)題的根源，并采用了相應的解決措施，使電源電流失效發(fā)生率大幅降低，與主要競爭對手旗鼓相當。最終，這個(gè)項目只通過(guò)優(yōu)化公司內部資源，就提高了封裝測試總體良率，而沒(méi)有增加額外制造成本。

　　這些改進(jìn)措施還提高了產(chǎn)品質(zhì)量，降低了客戶(hù)投訴質(zhì)量問(wèn)題的風(fēng)險。在全部解決措施落實(shí)到位后，隨著(zhù)量產(chǎn)成功，該項目節省制造成本38.25萬(wàn)美元。

　　1.0 前言

　　為了能夠在技術(shù)快速變化的半導體工業(yè)中生存，不管是企業(yè)內部用戶(hù)，還是外部市場(chǎng)客戶(hù)，半導體廠(chǎng)商必須在客戶(hù)心目中樹(shù)立良好的形象，這是半導體企業(yè)保持市場(chǎng)競爭力和品牌價(jià)值所面臨的最大挑戰?！皾M(mǎn)意度”是建立良好客戶(hù)關(guān)系的關(guān)鍵要素。相反，不能讓客戶(hù)滿(mǎn)意的業(yè)務(wù)是無(wú)法持續下去的。

　　QFN-MR(四邊扁平無(wú)引線(xiàn)–多排引腳封裝)是意法半導體卡蘭巴工廠(chǎng)產(chǎn)量的最大的產(chǎn)品，對公司財務(wù)業(yè)績(jì)貢獻率很高(按照全球評估標準)。

　　不過(guò)，為同一客戶(hù)生產(chǎn)同一產(chǎn)品，有些外包廠(chǎng)(外包廠(chǎng)1和外包廠(chǎng)2)在產(chǎn)品質(zhì)量上卻更勝一籌，這迫使卡蘭巴工廠(chǎng)必須自我改進(jìn)。

　　產(chǎn)品1是QFN-MR產(chǎn)品，在量產(chǎn)預備階段，電測試電源電流總失效率不合格，總良率損失達到5.2%。產(chǎn)品 1是意法半導體卡蘭巴工廠(chǎng)的一個(gè)新產(chǎn)品線(xiàn)，需要給大客戶(hù)留下交貨快的印象，但是不能犧牲產(chǎn)品質(zhì)量，因此，需要找到造成產(chǎn)品缺陷的主要原因。事實(shí)上，解決這些問(wèn)題將會(huì )給卡蘭巴工廠(chǎng)量產(chǎn)類(lèi)似產(chǎn)品平臺帶來(lái)改良機會(huì )。

　　1.1 產(chǎn)品1配置

　　產(chǎn)品1是一款采用VPLGA封裝的BiCMOS芯片，用于控制硬盤(pán)驅動(dòng)器的電機運行。這里VPLGA代表超薄格柵陣列四邊扁平無(wú)引線(xiàn)–多排引腳塑料封裝，封裝厚0.90 mm，引腳88個(gè)。目標應用包括纖薄型電子設備和計算機硬盤(pán)驅動(dòng)器的電機控制。

　　圖1是產(chǎn)品1的封裝示意圖。

　　圖1：VPLGA88產(chǎn)品配置 / POD

　　1.2 BiCMOS半導體制造技術(shù)

　　圖2：BiCMOS半導體制造技術(shù)

　　BiCMOS芯片由五層組成。NiPd (鎳鈀金)是最后一層金屬層，互連線(xiàn)就打在這一層上。

　　1.3 QFN-MR無(wú)膠帶引線(xiàn)框架封裝

　　無(wú)膠帶四邊扁平無(wú)引線(xiàn)封裝是一種引線(xiàn)框架封裝載體(平臺)，利用后工序蝕刻，在載體上形成引腳面積。與其它的類(lèi)似微型封裝相比，無(wú)膠帶QFN封裝給意法半導體卡蘭巴工廠(chǎng)帶來(lái)更好實(shí)惠，例如，引線(xiàn)框架成本低，支持多排引腳，兼容銅線(xiàn)，無(wú)膠帶載體，晶片切割速度快。

　　圖3：無(wú)膠帶QFN引線(xiàn)框架配置

　　1.4 產(chǎn)品1封測全部流程

　　圖4：1.4 產(chǎn)品1封裝流程

　　圖4所示是產(chǎn)品1的封裝流程，該流程在產(chǎn)品開(kāi)發(fā)和認證測試階段制訂，基于現有封裝流程，采用相同的芯片制造技術(shù)和材料。

　　1.5 產(chǎn)品1線(xiàn)路應力表現

　　圖5：電源電流抑制比對比

　　在產(chǎn)品1量產(chǎn)預備初期，最終測試的電源電流抑制比是5.20%，遠超外包廠(chǎng)的0.35%。上面的柱形圖是意法半導體卡蘭巴工廠(chǎng)與外包廠(chǎng)的電源電流抑制比的比較圖，兩者之間的巨大差距對意法半導體卡蘭巴工廠(chǎng)的未來(lái)業(yè)務(wù)發(fā)展構成重大威脅。

　　1.6 標桿分析和比較分析

　　運用標桿分析和比較分析法尋找意法半導體卡蘭巴與外包廠(chǎng)在產(chǎn)品制造上的不同之處。需要說(shuō)明的是，外包廠(chǎng)在水刀工序后還有烘烤工序。

　　圖6：意法半導體與外包廠(chǎng)的制造流程比較

　　在開(kāi)始分析的時(shí)候，我們發(fā)現烘烤工序是主要不同之處。在清洗等濕法工序后，需要進(jìn)行烘烤工序，除掉單元內

　　的濕汽。初步分析結果顯示，烘烤是最終測試電源電流失效的主要因素，就是這個(gè)巨大發(fā)現讓項目組開(kāi)始專(zhuān)注這個(gè)工序的探究。

　　同樣地，項目組還做了微流程圖，以確定項目探究范圍。

　　圖7：微流程圖分析/封裝流程圖

　　1.7 問(wèn)題描述

　　在量產(chǎn)預備期，產(chǎn)品1電源電流抑制比是 5.20%，被歸為封裝工序固有濕法工序造成的潮濕性風(fēng)險。

　　2.0 實(shí)驗部分

　　2.1 材料:

　　§ 水刀

　　§ QFN無(wú)膠帶引線(xiàn)框架封裝

　　§ BiCMOS晶片

　　§ 塑料單元

　　§ 檢查與測試設備

　　2.2 實(shí)驗重點(diǎn)放在主要根源即水刀工序上:

　　確定問(wèn)題根源并采取相應的糾正措施至關(guān)重要，研究方向主要放在濕法工序上，基于微流程圖分析，水刀工序最有可能是潛在變異的根源。

　　2.3 剖解水刀工序:

　　為更好地了解水刀工序，需要逐步分析記錄點(diǎn)，觀(guān)察從材料制備、裝卸到檢查的整個(gè)單元工序。

　　圖8：水刀工序詳細流程

　　2.4 識別輸入變化:

　　運用輸入輸出方法深挖變化因素。經(jīng)過(guò)深入研究，42個(gè)KPIV變量被確定為重要的X因素，如圖9所示。(詳圖見(jiàn)附錄A)

　　圖9：輸入-輸出工作單

　　2.5 優(yōu)先考慮因果關(guān)系:

　　運用因果(C&E)矩陣確立輸入變量與X因素的內部關(guān)系，如圖10所示。

　　(詳圖見(jiàn)附錄B)

　　圖10：因果矩陣