分布式異構處理的行業(yè)應用

　　引言

　　通過(guò)按鈕與消費電子產(chǎn)品進(jìn)行互動(dòng)的時(shí)代已經(jīng)過(guò)去。人機交互在過(guò)去幾年中發(fā)生了巨大變化并仍不斷發(fā)展。本文將提供人機界面變化的一些實(shí)例，幫助讀者更充分地了解如何使用一種特別的架構實(shí)現低功耗解決方案，提升電池供電應用的用戶(hù)體驗。該架構由基于低功耗FPGA實(shí)現的異構處理單元實(shí)現。

　　人機界面(HMI)發(fā)展趨勢

　　大多數移動(dòng)設備在被喚醒進(jìn)入工作之前都會(huì )進(jìn)入睡眠或低功耗模式，所以您與設備的第一次交互操作即是喚醒。這種“喚醒”可以通過(guò)手腕翻轉、搖動(dòng)、單擊或雙擊、來(lái)電或消息、機械按鈕按壓以及特定短語(yǔ)、手勢或聲音(例如拍手或打響指)觸發(fā)。每種“喚醒”方法都需要使用傳感器和監測裝置來(lái)偵測特定的動(dòng)作?！皢拘选辈僮鞅仨氁詷O低的功耗實(shí)現。 現在的低功耗 FPGA 能夠以大約 100uW 的功耗實(shí)現實(shí)時(shí)在線(xiàn)、實(shí)時(shí)聆聽(tīng)解決方案，而未來(lái)功耗還能顯著(zhù)降低。

　　實(shí)現創(chuàng )新的 HMI 解決方案所需的各種傳感器正在迅速改變 I/O 發(fā)展的格局?，F在的移動(dòng)設備需要更高的 I/O 速率。在過(guò)去幾年中，低成本傳感器的激增以及全新的更高性能接口的廣泛采用增加了這類(lèi)系統的計算需求。而對實(shí)時(shí)在線(xiàn)功能的需求也在不斷增長(cháng)——傳感器在無(wú)人機、電話(huà)、可穿戴設備和工業(yè)設備等各種應用中持續收集大量數據。系統設計工程師需要在加快數據處理的同時(shí)降低系統功耗，在不再次充電的情況下滿(mǎn)足消費者一整天的設備使用需求。

　　移動(dòng)系統設計需要一種更全面并基于系統的解決方案，而不是以 CPU 為中心的傳統設計方法。系統設計工程師需要充分利用處理器的差異性來(lái)盡可能降低功耗，與此同時(shí)滿(mǎn)足當今移動(dòng)設備日益增長(cháng)的計算需求。

　　歡迎來(lái)到分布式異構處理(Distributed Heterogeneous Processing, DHP)的時(shí)代

　　DHP 是一種全新的低功耗解決方案，使用本地算法而不是云端算法，使用不同的處理器而不是功耗很高的應用處理器(AP)。通過(guò)這種設計，設計工程師可以使用并行處理技術(shù)滿(mǎn)足復雜協(xié)處理的新需求，使用本地數字信號處理器(DSP)執行重復的數據處理任務(wù)， 降低功耗并使應用處理器不再參與某些處理任務(wù)，從而使其能夠長(cháng)時(shí)間地處于睡眠模式以節省系統功耗和延長(cháng)電池使用時(shí)間。

　　分布式異構處理——本地處理可降低功耗并加速響應

　　更多存儲空間、更多 DSP

　　萊迪思半導體公司為 iCE40 Ultra FPGA 產(chǎn)品系列添加了新成員，可滿(mǎn)足對于 DHP 計算需求，幫助設計工程師實(shí)現功耗更低的解決方案，相比上一代產(chǎn)品具備 8 倍的存儲空間和 2 倍的 DSP。全新的iCE40 UltraPlus FPGA 擁有更多邏輯資源，靜態(tài)電流仍?xún)H需 75μA，而上代產(chǎn)品的靜態(tài)電流為 71μA。

　　iCE40 UltraPlus FPGA 提供多種封裝尺寸，使得設計工程師能夠為當今競爭激烈的移動(dòng)市場(chǎng)快速構建獨一無(wú)二并且極具吸引力的解決方案，滿(mǎn)足下一代消費電子、移動(dòng)、物聯(lián)網(wǎng)邊緣和工業(yè)產(chǎn)品的嚴苛處理需求。

　　該全新的 FPGA 屬于低功耗 iCE40 產(chǎn)品線(xiàn)。iCE40 Ultra系列結合了低功耗和高度集成的功能等特性，包括多個(gè) 16 x 16 位乘法器塊以及超小的封裝尺寸。

　　全新 iCE40 UltraPlus FPGA 為用于重復數字處理的低功耗并行處理解決方案提供所需的全部關(guān)鍵資源。1.1 Mbit 低功耗 SP-SRAM、8 個(gè)乘法器/累加器塊用于信號處理，高達 5280 LUT 用于用戶(hù)邏輯，以及用于瞬時(shí)啟動(dòng)應用的非易失性配置存儲器，iCE40 UltraPlus 解決方案為設計工程師實(shí)現實(shí)時(shí)傳感器緩存、聲束形成音頻子系統和其他重復計算密集型應用 提供了理想的藍圖。該器件也可以用于支持各種橋接、緩存和顯示應用，助力加速下一代 移動(dòng)和工業(yè)應用的創(chuàng )新。

　　萊迪思 iCE40 UltraPlus FPGA 框圖

　　全新的 iCE40 UltraPlus FPGA 還添加了可提供設計靈活性的可編程 I/O、支持始終在線(xiàn)攝像頭應用的 I3C 接口(由 MIPI 定義的全新高帶寬數據和控制傳感器接口)以及內置振蕩器，能夠降低功耗和 BOM成本。

　　功能豐富的 iCE40 UltraPlus FPGA 靜態(tài)功耗低至 75μA，封裝尺寸小至 2.15 x 2.55 mm，適用于要求功耗極小、空間受限的消費電子類(lèi)應用。該器件還提供 QFN 封裝，支持工業(yè)和其他消費電子類(lèi)應用使用的低成本 PCB 組裝。

　　為了加速產(chǎn)品開(kāi)發(fā)，萊迪思半導體公司提供 iCE40 UltraPlus FPGA 系列的整套工具以及評估樣片和開(kāi)發(fā)板。萊迪思 iCE40 UltraPlus FPGA 能夠加速產(chǎn)品上市進(jìn)程的另一個(gè)因素是認識到了嵌入式系統開(kāi)發(fā)工程師所具備的特殊經(jīng)驗技能。盡管 FPGA 歷史悠久并且也得到了廣泛的采用，但相比 MCU 而言仍是設計工程師們不太熟悉的產(chǎn)品。這一點(diǎn)都不奇怪，現在懂得 MCU 編程的工程師要比懂得 FPGA 編程的多得多。開(kāi)發(fā)工程師現在可以通過(guò)在 iCE40 UltraPlus FPGA 中實(shí)現軟核處理器來(lái)解決這個(gè)問(wèn)題。事實(shí)上，大容量 SPRAM 和固化的 DSP 塊使 iCE40 UltraPlus FPGA 成為實(shí)現軟核處理器的理想平臺。為了支持這些解決方案，RISC-V 組織(www.riscv.org)發(fā)布了一個(gè)開(kāi)源、可擴展、高效的處理器設計。在最近的 RISC-V 研討會(huì )上，有兩家公司使用 RISC-V 開(kāi)源軟件工具和 Lattice FPGA 工具實(shí)現了基于 萊迪思 iCE40 UltraPlus FPGA 的 RISC-V 軟核。這兩家的公司的行動(dòng)證明 iCE40 UltraPlus FPGA 可用于開(kāi)發(fā)高度集成并行加速器的專(zhuān)用軟處理器，并且開(kāi)發(fā)成本非常低。這為具備MCU 技能的工程師提供了前所未有的靈活性。

　　潛在應用

　　iCE40 UltraPlus FPGA 具備的嵌入式 DSP 支持設計工程師運行更高質(zhì)量的算法，而 1 Mbit片上 SRAM 則允許系統在較低功耗的狀態(tài)下緩存數據。在越來(lái)越多的系統中，設計工程師需要一個(gè)器件作為應用處理器的協(xié)處理器，并且可以在系統關(guān)閉時(shí)處理和分析數據，然后喚醒應用處理器以執行更復雜的功能。

　　潛在的應用幾乎是無(wú)限的。例如，可穿戴或白色家電市場(chǎng)中的許多解決方案都需要用于大 容量幀緩存和接口橋接的器件。iCE40 UltraPlus FPGA 憑借其大容量片上 SRAM 可支持實(shí)時(shí)工作顯示屏，而此時(shí)應用處理器仍能處于睡眠模式。同時(shí)，iCE40 UltraPlus FPGA 還可以實(shí)現 MCU 和顯示器之間的橋接。該 FPGA 支持 MIPI DSI 或并行接口，為自定義圖形加速以及 I/O 擴展提供靈活性。顯示驅動(dòng)器和圖形引擎的結合可媲美低成本 GPU，而功耗卻大大降低。

　　在第二類(lèi)應用中，許多電池供電的設備需要實(shí)時(shí)傳感器緩存，以便在應用處理器處于睡眠模式時(shí)執行傳感和檢測加速。這些器件必須屏蔽假喚醒，使得應用處理器更長(cháng)時(shí)間地處于睡眠模式。在這類(lèi)應用中，iCE40 UltraPlus FPGA 可應用于各種傳感器和應用處理器之間以處理喚醒觸發(fā)，如用于計步器上的雙擊或“搖一搖喚醒”技術(shù)。類(lèi)似的應用還有動(dòng)作檢測以及指紋、手勢或虹膜掃描等。

　　實(shí)時(shí)傳感器緩存

　　這些功能都需要兩步過(guò)程。首先，系統必須確定是否發(fā)生了適當的喚醒動(dòng)作。其次，系統必須確定所使用的手勢或指紋是否正確以獲得對系統的訪(fǎng)問(wèn)。對于以前的應用而言，如果發(fā)生了適當的動(dòng)作，FPGA 就會(huì )喚醒應用處理器。而 iCE40 UltraPlus FPGA 憑借其大容量片上存儲空間，現在可以在系統喚醒之前執行上述兩個(gè)步驟，從而使得應用處理器更長(cháng)時(shí)間地處于睡眠模式。

　　iCE40 UltraPlus FPGA 的第三類(lèi)潛在應用是聲束形成?，F在的系統常常需要增強的音頻處理功能，將特定的音頻信號與高噪聲環(huán)境分離。一個(gè)典型應用就是系統必須在多人正在說(shuō)話(huà)的房間中檢測并接受來(lái)自一個(gè)人的語(yǔ)音命令。

　　使用多個(gè)麥克風(fēng)陣列和波束成形技術(shù)可檢測特定的聲音并濾除不需要的噪聲。亞馬遜最近推出的 Echo 平臺是一個(gè)很好的例子。這種免提音箱使用波束成形技術(shù)和 7 個(gè)麥克風(fēng)，可以從室內環(huán)境中辨別出用戶(hù)的聲音，即使室內正播放著(zhù)音樂(lè )也沒(méi)問(wèn)題。

　　然而，大多數應用處理器僅支持兩個(gè)麥克風(fēng)。而且這些系統通常必須始終開(kāi)啟并且使用電池供電，對于大功耗的應用處理器而言是難以完成的任務(wù)。那么設計工程師該如何實(shí)現24 小時(shí)不間斷并以最低功耗支持多達七個(gè)不同麥克風(fēng)輸入的波束成形解決方案呢?

　　一種方法是將麥克風(fēng)陣列連接到一片低功耗的iCE40 UltraPlus FPGA。

　　麥克風(fēng)陣列聲束形成

　　上述解決方案支持多個(gè)數字麥克風(fēng) PDM 輸入。片上乘法器和累加器(MAC)塊可用于PDM 抽取和濾波，FPGA 的大容量存儲空間則可支持麥克風(fēng)延遲線(xiàn)。這種方案也為系統設計工程師提供了更多創(chuàng )新空間。他們可以使用片上 MAC 和 FPGA 構建高度靈活的波束形成濾波器或噪聲消除系統以及音頻均衡功能。

　　iCE40 UltraPlus FPGA 可通過(guò)各種工業(yè)接口(如 I2S、soundwire、SlimBu等)連接到音頻處理器。與任何基于 FPGA 的解決方案一樣，設計工程師可以使用片上嵌入式DSP、邏輯和存儲器資源構建高度定制解決方案并快速推向市場(chǎng)。

　　信號聚合

　　萊迪思 iCE40 UltraPlus FPGA 提供的資源也可用于大大簡(jiǎn)化移動(dòng)設備中的印刷電路板(PCB)布局。低成本傳感器的快速增長(cháng)以及實(shí)時(shí)在線(xiàn)監測和環(huán)境感知計算的出現給 PCB 設計工程師帶來(lái)了新的挑戰。移動(dòng)設備中的每種新型傳感器必須與應用處理器進(jìn)行通信。

　　這些系統經(jīng)常使用 I2C、I3C、SPI、UART 和 MIPI DPHY CSI-2 等接口。設計工程師可能要在單個(gè)產(chǎn)品中管理多達 40 個(gè)傳感器到應用處理器的信號。

　　通常情況下，圍繞著(zhù)移動(dòng)設備電池的一般有兩塊 PCB。這些 PCB 通常使用提供有限 EMI 屏蔽的柔性線(xiàn)纜連接。柔性線(xiàn)纜被限制為兩層以盡可能降低成本。因此電路板布局工程師可能需要應對在具有信號振鈴和其他可靠性問(wèn)題的雙層線(xiàn)纜上傳輸多達 40 個(gè)信號的挑戰。

　　利用萊迪思 iCE40 UltraPlus FPGA 的獨家特性來(lái)聚合這些系統中的許多信號是一種簡(jiǎn)化上述工作的方法。將 iCE40 UltraPlus FPGA 放在傳感器旁，PCB 設計工程師可以使用簡(jiǎn)單的單針或雙針接口將多個(gè)不同的信號聚合并傳輸到應用處理器。

　　萊迪思 iCE40 FPGA 為信號聚合和快速布局調整提供了靈活的 I/O 中心

　　實(shí)現信號聚合帶來(lái)的好處并不僅限于此。如上文所述，萊迪思 iCE40 UltraPlus FPGA 可提供大量的計算資源。片上查找表(Look Up Table, LUT)和 DSP 可用于執行更多的本地化DHP任務(wù)。例如，聲束形成系統必須喚醒應用處理器以檢測和驗證指令中的關(guān)鍵短語(yǔ)。而使用信號聚合時(shí)，設計工程師可以利用 iCE40 UltraPlus FPGA 的本地資源在喚醒應用理器之前檢測和驗證關(guān)鍵短語(yǔ)。這種方法不僅為用戶(hù)提供了對關(guān)鍵短語(yǔ)的更快響應，它還通過(guò)使應用處理器在睡眠模式中保持更長(cháng)時(shí)間而降低了系統功耗。

　　信號聚合大大簡(jiǎn)化了應用處理器 PCB 板的布局。通過(guò)最小化板上信號的數量，設計工程師可以更容易地滿(mǎn)足復雜的布局規則并更快地完成電路板布局。

　　最后，使用 iCE40 UltraPlus FPGA 實(shí)現信號聚合可帶來(lái)巨大的設計靈活性。設計工程師可以重新配置 iCE40 UltraPlus FPGA 上任何接口的位置以簡(jiǎn)化電路板布局。在這種情況下，是理想的電路板布局決定 FPGA 引腳排列，而不是反向為之。

　　總結

　　I/O 接口的快速發(fā)展有望為移動(dòng)系統設計帶來(lái)令人興奮的全新功能。低成本傳感器的激增和“實(shí)時(shí)在線(xiàn)”功能的廣泛采用將使設計工程師實(shí)現前所未有的個(gè)性化設計。但要實(shí)現這些新功能，設計工程師必須為移動(dòng)設備采用異構處理解決方案，使用不同的處理模塊來(lái)延長(cháng)電池使用時(shí)間。憑借 DSP 塊和片上存儲器，萊迪思半導體的 iCE40 UltraPlus FPGA 可幫助 OEM 廠(chǎng)商將這些引人注目的新功能添加到產(chǎn)品中，滿(mǎn)足下一代移動(dòng)設備頗具挑戰性功耗和計算要求。