<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 業(yè)界動(dòng)態(tài) > 人工智能、物聯(lián)網(wǎng)需要什么芯片?CPU和GPU將讓位于FPGA

人工智能、物聯(lián)網(wǎng)需要什么芯片?CPU和GPU將讓位于FPGA

作者: 時(shí)間:2017-02-09 來(lái)源:新財富投研筆記 收藏
編者按:與傳統CPU和GPU相比,FPGA執行效率比CPU和GPU大幅提高,而在智能化、物聯(lián)網(wǎng)、機器人FPGA似乎無(wú)所不能,如果FPGA在行業(yè)巨頭的推動(dòng)下,成為大數據和物聯(lián)網(wǎng)時(shí)代的趨勢性IC,未來(lái)代替CPU\GPU也不是不可能。

一、FPAG是大數據和物聯(lián)網(wǎng)的趨勢

本文引用地址:http://dyxdggzs.com/article/201702/343821.htm

  1.1、Intel167億美元、35倍倍PE押注

  2015年6月1日,Intel宣布斥資167億美元,以每股約54美元的價(jià)格收購全球第二大廠(chǎng)商Altera(阿爾特拉),這是Intel成立47年以來(lái)歷史上規模最大的收購。本次Intel的收購對應的估值高達35倍,這在半導體領(lǐng)域已經(jīng)非常罕見(jiàn)。

  Intel收購Altera,主要基于三方面考慮:

  第一、IBM與全球第一大廠(chǎng)商Xilinx合作,主攻大數據和云計算方向,這引起Intel的巨大擔憂(yōu)。Intel已經(jīng)在移動(dòng)處理器落后,大數據和云計算領(lǐng)域不能再落后。

  第二、FPGA在云計算、大數據領(lǐng)域將深入應用。Intel此次與Altera合作,將開(kāi)放Intel處理器的內部接口,形成CPU+FPGA的組合模式。其中FPGA用于整形計算,cpu進(jìn)行浮點(diǎn)計算和調度,此組合的擁有更高的單位功耗性能和更低的時(shí)延。

  第三、IC設計和流片成本。隨著(zhù)半導體制程指數增長(cháng),FPGA在物聯(lián)網(wǎng)領(lǐng)域將替代高價(jià)值、批量相對較小(5萬(wàn)片以下)、多通道計算的專(zhuān)用設備替代ASIC。同時(shí),FPGA開(kāi)發(fā)周期比ASIC短50%,可以用來(lái)快速搶占市場(chǎng)。


人工智能、物聯(lián)網(wǎng)需要什么芯片?CPU和GPU將讓位于FPGA


  1.2、FPGA+CPU,大數據時(shí)代的趨勢之一

  在近期杭州的云棲大會(huì ),Intel已經(jīng)展示了其Xeon+FPGA的創(chuàng )新模式,計劃17年將投放市場(chǎng)。Altera的FPGA產(chǎn)品可以讓英特爾Xeon至強處理器技術(shù)形成高度定制化、整合產(chǎn)品,單位功耗性能比CPU+GPU模式更高。CPU+FPGA用于數據中心,這將是未來(lái)數據中心的標配。


人工智能、物聯(lián)網(wǎng)需要什么芯片?CPU和GPU將讓位于FPGA


  目前在海量數據處理,主流方法是通過(guò)易編程多核CPU+GPU來(lái)實(shí)現,而從事海量數據處理應用開(kāi)發(fā)(如密鑰加速、圖像識別、語(yǔ)音轉錄、加密和文本搜索等)。設計開(kāi)發(fā)人員既希望GPU易于編程,同時(shí)也希望硬件具有低功耗、高吞吐量和最低時(shí)延功能。但是依靠半導體制程升級帶來(lái)的單位功耗性能在邊際遞減,CPU+GPU架構設計遇到了瓶頸而,而CPU+FPGA可以提供更好的單位功耗性能,同時(shí)易于修改和編程。

  數據顯示,瑞士蘇黎世聯(lián)邦理工學(xué)院(ETHZurich)研究發(fā)現,基于FPGA的應用加速比CPU/GPU方案,單位功耗性能可提升25倍,而時(shí)延則縮短了50到75倍,與此同時(shí)還能實(shí)現出色的I/O集成(PCIe、DDR4、SDRAM接口、高速以太網(wǎng)等)。換言之,FPGA能在單芯片上提供高能效硬件應用加速所需的核心功能,并同時(shí)提供每個(gè)開(kāi)發(fā)板低功耗的解決方案。


人工智能、物聯(lián)網(wǎng)需要什么芯片?CPU和GPU將讓位于FPGA



人工智能、物聯(lián)網(wǎng)需要什么芯片?CPU和GPU將讓位于FPGA


  另外,微軟的研究表明,FPGA的單位功耗性能是GPU的10倍以上,由多個(gè)FPGA組成的集群能達到GPU的圖像處理能力并保持低功耗的特點(diǎn)。FPGA在云數據中心的應用,將從CPU與FPGA離散使用、向CPU與FPGA打包使用、再向CPU與FPGA整合使用發(fā)展。根據英特爾預計,到到2020年,將有1/3的云數據中心節點(diǎn)采用FPGA技術(shù)。


人工智能、物聯(lián)網(wǎng)需要什么芯片?CPU和GPU將讓位于FPGA

上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: 人工智能 FPGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>