人工智能、物聯(lián)網(wǎng)需要什么芯片？CPU和GPU將讓位于FPGA

　　另外，與CPU和GPU相比，FPGA的運算類(lèi)似于A(yíng)SIC“電路直給”，執行效率比CPU和GPU大幅提高。同時(shí)，FPGA在整數運算領(lǐng)域效率大大超過(guò)CPU，所以FPGA在整數運算領(lǐng)域的加速優(yōu)勢非常明顯，而整數運算正是當前主流企業(yè)級應用的主要運算方式。目前。FPGA在卷積神經(jīng)網(wǎng)絡(luò )算法進(jìn)行圖像識別、加密算法進(jìn)行安全控制、壓縮算法等整數運算領(lǐng)域的加速運算更加出色。

　　1.3、物聯(lián)網(wǎng)—FPGA替代部分AISC，提升運行效率

　　Intel收購Altera的另一個(gè)原因是因為看好物聯(lián)網(wǎng)領(lǐng)域的機會(huì )。之前FPGA的主要作用之一是用于原型設計，先用FPGA做功能驗證然后用ASIC流片，是為了在節約成本的情況下更好的設計ASIC。但是隨著(zhù)FPGA自身的性能、能力與可實(shí)現邏輯的復雜度的不斷提升，現在FPGA在高性能、多通道計算領(lǐng)域可以直接代替一些部分分ASIC和和DSP來(lái)使用，主要原因三點(diǎn)：并行運算、硬件結構可變、運行中可以更改。

　　Intel在Computex2015上展示了基于FPGA優(yōu)化下的物聯(lián)網(wǎng)的方案，FPAG的并行計算在多通道領(lǐng)域優(yōu)勢，以及可編程特性在物聯(lián)網(wǎng)領(lǐng)域可以對傳統的ASIC方案進(jìn)行優(yōu)化。

　　在安防監控領(lǐng)域，FPGA和DSP都可以實(shí)現視頻分析，由于FPGA計算方式采用并行方式，其處理效率較DSP大幅提高?；贔PGA的解決方案在設計時(shí)間上可以進(jìn)行調整和更新，在運行時(shí)可以重配置——它能夠實(shí)現通道數量、分辨率、幀速率和延時(shí)的動(dòng)態(tài)平衡。同時(shí)，當出現了新的IP內核時(shí)，基于FPGA的解決方案能夠靈活地更新，在現場(chǎng)進(jìn)行編程改進(jìn)。

　　目前，Intel的X86處理器和DSP很難做到圖像視頻多通道處理和智能檢測分析，但是CPU+FPGA后其并行處理可以輕易解決。例如，Intel已經(jīng)有實(shí)時(shí)的視頻內容分析應用，可以對車(chē)牌進(jìn)行分析，如果配上FPGA就可以實(shí)現對大量車(chē)牌的并行分析，也可以解決雨霧天低能見(jiàn)度下的精準分析，這就是FPGA在安防領(lǐng)域的優(yōu)勢。

　　在工業(yè)智能化領(lǐng)域，FPGA的用處也非常多，例如FPGA的并行計算的特性可以做多通道的馬達控制。一片FPGA就可以精確控制大量馬達同時(shí)運行，減少傳統采用大量ASIC控制，實(shí)現控制流程和運行操作簡(jiǎn)化和提升效率。目前Intel也有智能工廠(chǎng)方案，如果在云端和網(wǎng)關(guān)端有強大的優(yōu)勢，加上跟終端的控制結合，則優(yōu)勢會(huì )大大增加。

　　在智能家居領(lǐng)域，未來(lái)的智能家居的核心在于傳感器的融合，FPGA的并行計算可以很好處理。例如，當主人回到家以后，照明自動(dòng)打開(kāi)，音樂(lè )自動(dòng)播放，門(mén)禁和安防自動(dòng)解禁，這些應用場(chǎng)需要很很短的時(shí)間內實(shí)現大量的融合算法。

　　或者，有人說(shuō)未來(lái)機器人將是家庭的入口。在機器人控制上也需要大量的并行處理和控制，例如機器人的智能需要機器視覺(jué)技術(shù)的大提速。目前看演示的機器視覺(jué)技術(shù)，很多都是基于FPGA來(lái)完成的，這也是FPGA可以發(fā)揮的地方。

　　最后，實(shí)際應用中，FPGA的可編程性使開(kāi)發(fā)人員能夠用軟件升級包通過(guò)在片上運行程序來(lái)修改芯片，甚至可通過(guò)因特網(wǎng)進(jìn)行遠程升級，大大減少的家庭用戶(hù)的升級成本。

　　總之，CPU+FPGA的模式，一方面可以提供更好的單位功耗性能夠，另一方面可以彌補X86架構在并行運算上的不足，并可以將方案往下延伸。據說(shuō)，英特爾將在16年下半年將推出40多款MCU產(chǎn)品，這絕對是占據物聯(lián)網(wǎng)終端的重拳，如果未來(lái)英特爾X86+FPGA+MCU組合起來(lái)，基本上在物聯(lián)網(wǎng)領(lǐng)域擁有頂級裝備了。

　　1.4、設計成本高和開(kāi)發(fā)周期長(cháng)，FPGA在小批量更優(yōu)

　　隨著(zhù)半導體制程升級，芯片設計和流片費用成指數型增長(cháng)。最終流片數量不大的ASIC或者ASSP，攤銷(xiāo)到每塊芯片的成本其實(shí)非常高。

　　粗略計算，最便宜的ASIC流片成本需要幾十萬(wàn)人民幣一次(按照50萬(wàn)元測算)，ASIC流片后如果量大，邊際成本基本為0，而一塊最便宜FPGA芯片的價(jià)格在10元左右。也就是說(shuō)，如果客戶(hù)有50萬(wàn)元，實(shí)現同樣的芯片邏輯功能，可以選擇買(mǎi)5萬(wàn)片FPGA通過(guò)編程實(shí)現，或者花50萬(wàn)元設計ASIC后流片(流片邊際成本為0)。測算下來(lái)，5萬(wàn)片流片可以作為一個(gè)零界點(diǎn)。

　　按照上面測算，于低于5萬(wàn)片合的小批量多批次更適合FPGA。FPGA在原來(lái)的專(zhuān)用設備控制器上(如雷達、航天飛機、汽車(chē)電子、路由器，這些高價(jià)值、批量相對較小、多通道計算的專(zhuān)用設備)有取代ASIC的趨勢。

　　另外，FPAG的靈活性和開(kāi)發(fā)周期短，可以幫助企業(yè)快速搶占市場(chǎng)。全球FPGA第一大廠(chǎng)商Xilinx認為，傳統的ASIC和SoC設計周期平均是14個(gè)月到24個(gè)月，用FPGA進(jìn)行開(kāi)發(fā)時(shí)間可以平均降低55%。而產(chǎn)品晚上市六個(gè)月5年內將少33%的利潤，每晚四周等于損失14%的市場(chǎng)份額。等到快速搶占市場(chǎng)后，如果產(chǎn)品的量較大再采用ASIC流片來(lái)降低成本。