FPGA的并行多通道激勵信號產(chǎn)生拈

引 言

并行測試的實(shí)現途徑分為軟件方式和硬件方式。用軟件方式實(shí)現并行測試，關(guān)鍵是對測試任務(wù)的分解和調度，但可能會(huì )產(chǎn)生競爭或者死鎖現象。因此，在測試資源有限并且任務(wù)分解和調度算法不成熟的情況下，用軟件實(shí)現并行測試會(huì )很困難。用硬件方式實(shí)現并行測試時(shí)，需要通過(guò)提供充足的測試資源來(lái)滿(mǎn)足并行測試的需求，而并行測試過(guò)程中激勵資源不足同樣會(huì )造成任務(wù)分解和調度難度增加，甚至導致競爭和死鎖，影響并行測試實(shí)現。因此，對多通道并行激勵信號的需求也是影響并行測試的關(guān)鍵因素。

1 并行測試技術(shù)

并行測試技術(shù)是把并行技術(shù)引入測試領(lǐng)域中，可以較好地完成同時(shí)對多個(gè)被測對象(UUT)任務(wù)進(jìn)行測試的一種先進(jìn)的測試方法和技術(shù)，屬于下一代測試技術(shù)范疇，是支撐NxTest ATS的新技術(shù)之一。它根植于并行處理技術(shù)，其宏觀(guān)表現為：在并行測試程序的控制下對多個(gè)被測對象(UUTs)同時(shí)測試。相比傳統順序測試技術(shù)，它通過(guò)對系統資源的優(yōu)化利用，可以大幅度提高測試效能及測試質(zhì)量，提高測試資源利用率，降低整個(gè)武器裝備測試成本。因此，研究并行測試技術(shù)對我國測試技術(shù)的發(fā)展和提高武器裝備戰時(shí)的快速維護保障能力具有重要意義。

2 多通道波形產(chǎn)生模塊

設計采用Altera公司的EP2C35作為整個(gè)系統的控制芯片，承擔整個(gè)并行多通道信號產(chǎn)生模塊的控制工作，內部主要包括Nios II嵌入式軟核、波形產(chǎn)生控制器、PCI控制器等。

多通道波形產(chǎn)生模塊主要包括4個(gè)子模塊，分別為波形產(chǎn)生控制模塊、信號產(chǎn)生模塊、同步電路模塊和調理輸出模塊。波形產(chǎn)生模塊采用DDS技術(shù)，該技術(shù)產(chǎn)生的波形具備波形頻譜純凈，穩定度高，切換時(shí)間短，頻率、相位和幅度可調等特點(diǎn)。設計中采用ADI公司的AD9854芯片來(lái)實(shí)現此模塊的功能。

波形產(chǎn)生模塊為4個(gè)通道，各通道之間相互獨立，且可以在不影響其他通道工作的情況下獨立地發(fā)起或者終止輸出。同時(shí)為了滿(mǎn)足測試系統對多路同步激勵的需求，模塊還需具備多通道同步的能力，并可以配置同步的通道數量及各通道間相互信號關(guān)系。輸出激勵的控制命令信號經(jīng)PCI總線(xiàn)傳輸到FPGA中，FPGA將接收到的命令經(jīng)過(guò)解析后分別送入同步模塊、DDS信號產(chǎn)生模塊和調理輸出模塊。各通道的DDS信號產(chǎn)生模塊接收到控制命令后與同步模塊配合產(chǎn)生同步或者異步激勵，最后由調理輸出模塊實(shí)現輸出波形的濾波和幅度控制。圖1為多通道波形產(chǎn)生模塊硬件設計原理框圖。



3 多通道波形控制器

3.1 結 構

波形產(chǎn)生控制器是整個(gè)模塊正常運行的核心，主要完成信號產(chǎn)生控制、信號增益控制以及同步控制。多通道波形產(chǎn)生控制器主要由異步FIFO、同步邏輯與信號產(chǎn)生和調理輸出組成，圖2為波形產(chǎn)生控制器的結構框圖。用戶(hù)控制命令經(jīng)PCI控制器傳輸至Nios II嵌入式軟核后，首先經(jīng)過(guò)譯碼處理，將控制命令按通道進(jìn)行分類(lèi)，而后傳輸至波形產(chǎn)生控制器中的異步FIFO進(jìn)行緩沖。此刻各通道的控制命令主要包括同步命令、信號產(chǎn)生控制字以及增益控制命令，經(jīng)過(guò)串／并轉換后的同步命令控制著(zhù)通道間的同步時(shí)序關(guān)系，而信號產(chǎn)生控制字和增益控制字則以并行方式輸出至外圍電路中，完成信號產(chǎn)生和調理輸出。



3.2 實(shí) 現

3.2.1 異步FIFO

多通道信號產(chǎn)生控制器中具有4個(gè)獨立的FIFO，主要用于緩沖PCI控制器與波形產(chǎn)生控制器2個(gè)異步時(shí)鐘域的數據傳輸，主要包括讀／寫(xiě)時(shí)鐘信號、讀／寫(xiě)請求信號、數據輸入／輸出信號和空／滿(mǎn)標志位。讀請求信號(rdreq)有效時(shí)，在讀時(shí)鐘(rdclk)的上升沿處FIFO輸出數據；寫(xiě)請求信號(wrreq)有效時(shí)，在寫(xiě)時(shí)鐘(wrclk)的上升沿處FIFO寫(xiě)入信號；空／滿(mǎn)標志位決定了數據能夠寫(xiě)入或讀出，模塊中采用寫(xiě)滿(mǎn)標志位(wrfull)來(lái)表示FIFO內部存儲空間的使用情況。圖3為16×256位的異步FIFO工作仿真圖。



3.2.2 同步邏輯

同步邏輯實(shí)現多通道波形產(chǎn)生控制模塊的同步控制。信號產(chǎn)生通道的工作狀態(tài)有閑置、異步工作和同步工作3種狀態(tài)，由用戶(hù)提供的同步控制命令決定。當波形產(chǎn)生控制命令加載到輸出寄存器后，在接收到“準備好”命令后同步邏輯控制指定通道同步的輸出控制命令。設計要求各通道具有獨立產(chǎn)生信號的能力，且任意通道間可實(shí)現同步操作。首先由同步邏輯產(chǎn)生2分頻、3分頻和4分頻電路分別同步2路、3路和4路的信號輸入，只有1路信號輸出時(shí)采用串行時(shí)鐘即可。然后根據用戶(hù)同步通道控制命令，控制多路選擇通道輸出相應的同步時(shí)鐘。采用同步時(shí)鐘選擇方法設計的多路同步時(shí)鐘仿真圖如圖4所示。