東芝副社長(cháng)：“3D NAND將挑戰200層單元積層”

　　“三維閃存需要挑戰200層左右的存儲單元積層”。東芝代表執行董事副社長(cháng)兼存儲與電子元器件解決方案公司社長(cháng)成毛康雄在2016年12月14日開(kāi)幕的半導體相關(guān)展會(huì )“SEMICON Japan 2016”(東京有明國際會(huì )展中心)的“半導體高端論壇”上登臺發(fā)言，并如此介紹了該公司的三維閃存(3D NAND)高密度化戰略。

　　成毛以對比15nm工藝2D NAND(二維閃存)的形式，介紹了東芝供應的3D NAND“BiCS FLASH”(48層TLC產(chǎn)品)。BiCS與現有2D NAND相比，存儲元件密度可達到兩倍以上，可靠性(擦寫(xiě)次數)可提升至約10倍，性能(程序速度)可提高至約兩倍，功耗可降至約一半。存儲芯片的最大容量方面，15nm工藝2D NAND僅為128Gbit，而48層3D NAND可達到256Gbit。東芝打算運用3D NAND的這些優(yōu)點(diǎn)，開(kāi)拓數據中心用SSD等要求容量大、可靠性高的市場(chǎng)和用途。

　　而且，東芝已從2016年7月開(kāi)始提供64層3D NAND(256Gbit產(chǎn)品)樣品，并投放了量產(chǎn)晶圓。成毛稱(chēng)，“2017年可通過(guò)64層產(chǎn)品覆蓋相當一部分供應bit”，對啟動(dòng)量產(chǎn)充滿(mǎn)信心。據稱(chēng)，該公司目前正在開(kāi)發(fā)512Gbit的3D NAND。

　　成毛就3D NAND表示，東芝今后將為進(jìn)一步實(shí)現高集成化和低成本化開(kāi)發(fā)多種技術(shù)。關(guān)于三維方向存儲單元積層，成毛稱(chēng)，“當然會(huì )推進(jìn)100層的單元積層”，然后表示，該公司的目標是實(shí)現篇首提到的200層。而且，隨著(zhù)積層數量的増加，東芝還將致力于縱向尺寸的縮小(薄型化)。另外，關(guān)于縮小芯片面積的技術(shù)，該公司將推進(jìn)外圍電路和存儲陣列的高效配置。成毛表示，“將把外圍電路配置在存儲單元下面”。