基于ZYNQ嵌入式小型化繼電保護平臺設計實(shí)現

作者/ 任華鋒 王晉華 孫振華 許繼電氣股份有限公司(河南 許昌 461000)

摘要：本文介紹了一種應用在智能變電站中全新的嵌入式小型化繼電保護平臺的設計，該設計選用片內集成雙ARM內核和FPGA的Xilinx Zynq系列芯片，在成本、數據處理速度、功耗及可擴展性方面能夠滿(mǎn)足就地化安裝繼電保護設備的需求。全文從軟件和硬件方面詳細闡述了嵌入式小型化繼電保護平臺的設計方法。

引言

　　隨著(zhù)加強智能電網(wǎng)建設的深入推進(jìn)，網(wǎng)絡(luò )信息技術(shù)、電子傳感技術(shù)、數字變電技術(shù)、廣域測量技術(shù)、自動(dòng)化控制技術(shù)等多種先進(jìn)技術(shù)在智能繼電保護裝置中的應用日趨成熟。在此背景下，智能電網(wǎng)建設對繼電保護裝置的軟硬件設計也提出了更高的要求。繼電保護裝置的小型化設計和就地化安裝就是其中的一種發(fā)展趨勢。針對這些要求，本文介紹了一種基于Xilinx Zynq 7000系列片上系統(SoC)的嵌入式小型化繼電保護平臺的設計方法，就該平臺的整體框架、硬件設計、平臺搭建等方面進(jìn)行了詳細的闡述。

1 平臺整體框架

　　按照國家電網(wǎng)的規劃，小型化繼電保護裝置直接安裝在戶(hù)外一次設備旁，對裝置的電磁干擾、工作環(huán)境和結構強度等方面提出了更高的要求。本方案采用Xilinx的Zynq 7000系列芯片為主CPU，芯片片內集成了主頻800MHz的ARM雙核處理器、FPGA、PCIe、I2C、SD/MMC等常用通信接口，具有強大的數據處理和外設擴展能力，特別是功耗低，抗干擾能力強的特點(diǎn)，非常適合作為就地化安裝繼電保護裝置的硬件平臺。該平臺的整體框架如圖1所示。

2 平臺硬件實(shí)現

　　Xilinx Zynq 7000根據功能劃分為可處理系統(PS)ARM及其外設，可編程邏輯(PL)FPGA。硬件設計主要圍繞這兩部分展開(kāi)。

2.1 PS側

　　PS側由ARM核管理、配置I/O外設、DDR控制等。ARM核的應用非常廣泛，可供參考的典型硬件設計資料非常多，限于篇幅，只對小型化繼電保護平臺應用到的部分進(jìn)行介紹。

2.1.1 DDR內存控制器

　　大多數智能繼電保護設備運行嵌入式實(shí)時(shí)操作系統，由實(shí)時(shí)操作系統完成繼電保護算法、人機交互，以及基于IEC61850的網(wǎng)絡(luò )通信等功能。實(shí)時(shí)系統對DDR內存的容量和處理速度有很高的需求。在設計中使用了兩片Micron公司的DDR內存MT41K256M16HA-125-IT:E ，容量達到1G，與ARM核650MHz時(shí)鐘匹配工作在 525MHz時(shí)鐘速率。經(jīng)過(guò)Nucleus實(shí)時(shí)操作系統的測試，系統運行正常。為保證繼電保護設備數據的可靠性，DDR內存控制器可增加ECC功能，位寬降為16bit，內存容量降為512M。

2.1.2 I/O外設配置

　　Zynq 的I/O引腳采用多路復用外設接口方式，PS側的MIO共有54路I/O，可用Xilinx 提供的硬件設計工具Vivado把I/O功能靈活定義成MAC、UART、I2C、CAN、SDIO等平臺中需要的外設接口，同時(shí)配置外設的工作時(shí)鐘。圖2為繼電保護平臺在Zynq SoC芯片PS側的功能模塊示意圖，其描述了外設和內核之間的數據通道和ARM內核的基本構成。

2.2 PL側FPGA設計

　　當前主流繼電保護設備廠(chǎng)家生產(chǎn)的智能保護設備硬件平臺基本采用“處理器+FPGA” 模式，由FPGA完成人機交互、網(wǎng)絡(luò )拓展、擴展開(kāi)入開(kāi)出、AD采樣等功能。這種模式下FPGA和處理器是兩個(gè)獨立運行的系統，實(shí)現數據同步和協(xié)同工作上處理復雜，在變電站電磁環(huán)境惡劣的工作地點(diǎn)容易出現問(wèn)題。

　　Zynq將處理器和FPGA集成在芯片內部，ARM雙核和FPGA的數據交互通過(guò)高性能、高帶寬、低延時(shí)的AXI總線(xiàn)完成，消除了處理器和FPGA通過(guò)擴展總線(xiàn)數據傳輸速度低的瓶頸。特別是以ARM為主，FPGA為輔的片內協(xié)作工作模式，為平臺提供了豐富的外設擴展功能。

2.2.1 FPGA網(wǎng)絡(luò )功能設計

　　為了設計簡(jiǎn)化和施工便捷，智能變電站過(guò)程層在IEC61850 標準下，SV和GOOSE網(wǎng)絡(luò )報文由點(diǎn)對點(diǎn)傳輸方式轉向共網(wǎng)方式傳輸。在Zynq平臺上由FPGA的MAC IP核通過(guò)以太網(wǎng)PHY擴展出的網(wǎng)口接收合并單元或智能終端發(fā)送的SV和GOOSE報文，通過(guò)MAC IP核實(shí)現報文類(lèi)型甄別、單播、組播廣播報文的過(guò)濾，并對SV和GOOSE報文的屬性進(jìn)行解析。為了抑制共網(wǎng)傳輸的網(wǎng)絡(luò )風(fēng)暴，可加入風(fēng)暴抑制判據，過(guò)濾掉異常報文，減輕ARM處理器的工作載荷，提高數據處理的實(shí)時(shí)性。

2.2.2 繼電保護功能模塊設計

　　Zynq充分考慮到在Xilinx FPGA產(chǎn)品上設計的移植性，可將原來(lái)“處理器+FPGA”模式下FPGA實(shí)現的功能模塊方便快捷地移植到Zynq平臺上，節省開(kāi)發(fā)時(shí)間，保持產(chǎn)品穩定性。

2.2.2.1 人機接口功能實(shí)現

　　由于小型化保護裝置采用就地化安裝方式，直接暴露在風(fēng)吹日曬、雨雪環(huán)境中，裝置密閉性要求達到IP67的防護等級，無(wú)法安裝液晶、鍵盤(pán)等人機交互器件。區別于通過(guò)FPGA擴展液晶和鍵盤(pán)外設的智能保護裝置，就地化保護裝置人機功能是通過(guò)安裝在主控室或保護小室的就地化保護智能管理單元來(lái)實(shí)現裝置的界面集中展示、配置管理、備份管理、在線(xiàn)監視和診斷功能，所有數據由就地化保護的網(wǎng)口通過(guò)光纖網(wǎng)絡(luò )上傳，抗干擾能力強。

2.2.2.2 常規互感器保護采樣功能實(shí)現

　　小型化保護的采樣方式有兩種：常規互感器采樣通過(guò)電纜直接連接到小型化保護裝置;電子式互感器SV和GOOSE共網(wǎng)通過(guò)光纖以太網(wǎng)接入小型化保護裝置。在常規互感器采樣方式中，小型化保護平臺使用兩片AD7606共16路采樣通道，采集電壓、電流等模擬量供保護或測控使用。

　　AD7606芯片通過(guò)串行SPI 和FPGA連接，由FPGA保持采樣時(shí)序和AD數據正確性，ARM核完成對FPGA采樣功能的參數，如每周波采樣點(diǎn)數、通道個(gè)數、預采樣時(shí)刻等進(jìn)行設置，FPGA通過(guò)中斷方式通知ARM核收取采樣數據。這部分功能可由在“處理器+FPGA”模式下用Verilog HDL編寫(xiě)的FPGA代碼稍作改動(dòng)后移植到Vivado Zynq硬件設計工程中。

2.2.2.3 繼電保護開(kāi)入開(kāi)出回路實(shí)現

　　小型化保護裝置由于機箱尺寸受限，不能裝設太多的開(kāi)入開(kāi)出回路?？紤]與非智能的一次開(kāi)關(guān)設備接口，保留了8路遙信開(kāi)入和8路出口回路來(lái)采集信息和控制一次開(kāi)關(guān)設備。Zynq的PS側的復用MIO多用做外設接口，數量較少，無(wú)法實(shí)現16路I/O。開(kāi)入開(kāi)出設計由PL側的EMIO來(lái)實(shí)現，外部開(kāi)入和PL側開(kāi)出都經(jīng)過(guò)總線(xiàn)收發(fā)器SN74LVC245，由FPGA編寫(xiě)簡(jiǎn)單的I/O硬件驅動(dòng)，通過(guò)中斷或查詢(xún)方式通知ARM。

3 軟件框架和應用功能實(shí)現

　　嵌入式小型化繼電保護平臺的軟件框架主要包括平臺的底層硬件驅動(dòng)、引導程序、嵌入式實(shí)時(shí)操作系統和應用功能模塊。

3.1 底層硬件驅動(dòng)

　　Xilinx 的SDK開(kāi)發(fā)工具提供了針對Zynq的BSP包，BSP包含ARM的外設接口驅動(dòng)，并提供豐富的測試例程供開(kāi)發(fā)者參考。BSP提供的ARM外設驅動(dòng)代碼用C編寫(xiě)，移植方便，改動(dòng)量小。FPGA部分設計的網(wǎng)口和AD采集等模塊需要在PS側重新開(kāi)發(fā)相應的驅動(dòng)。

3.2 平臺引導

　　Zynq是以ARM為核心的FPGA，平臺引導時(shí)，先引導ARM核，由ARM配置引導其他部分。引導的主要內容是引導ARM的實(shí)時(shí)操作系統和FPGA的BIT配置文件。圖3是引導和配置過(guò)程的詳細列表。

　　在平臺的引導過(guò)程中，FSBL加載Uboot到ARM來(lái)運行，Uboot提供了ARM外設接口的驅動(dòng)并完成操作系統啟動(dòng)前必須的硬件初始化，之后將控制權移交給操作系統。啟動(dòng)時(shí)燒寫(xiě)到FLASH中的鏡像文件可由Xilinx SDK生成，鏡像文件包含FSBL的ELF格式可執行文件，FPGA代碼編譯生成的BIT文件和交叉編譯生成Uboot的ELF格式可執行文件。

3.2 平臺嵌入式實(shí)時(shí)操作系統

　　嵌入式操作系統采用國外引進(jìn)的支持Zynq 7000系列芯片的嵌入式實(shí)時(shí)操作系統Nucleus Plus，Nucleus Plus具有實(shí)時(shí)的、搶先的、多任務(wù)的內核。95%的內核代碼由C語(yǔ)言編寫(xiě)，移植性好，以后可以平滑移植到性能更好的平臺之上。開(kāi)發(fā)人員可對Nucleus Plus操作系統進(jìn)行定制修改，以適應小型化繼電保護平臺的特殊需求。

　　考慮到Zynq 7000 ARM雙內核的工作方式，在操作系統選型時(shí)，選擇了支持雙核SMP(對稱(chēng)式)的Nucleus Plus。目前，Zynq ARM雙核在繼電保護設備應用設計中，有的采用AMP(非對稱(chēng)式)方式，即核0搭建 Linux操作系統，處理實(shí)時(shí)性不高的應用，如IEC61850中的協(xié)議解析，設備屬性數據處理等;核1處理高實(shí)時(shí)性的繼電保護算法等功能，滿(mǎn)足繼電保護設備的實(shí)時(shí)性。相對AMP、SMP模式的操作系統具有可共享內存、較高的性能和功耗比，以及易實(shí)現負載均衡等優(yōu)點(diǎn)，更能發(fā)揮多核處理器的硬件優(yōu)勢，并且在跨處理器硬件平臺的移植開(kāi)發(fā)上，更容易和快捷。

3.3 應用功能模塊

　　小型化繼電保護軟件平臺采用多模塊自動(dòng)加載管理系統，完全實(shí)現通信管理模塊、人機接口、系統平臺、設備驅動(dòng)和應用模塊的獨立編譯和下載，并在初始上電過(guò)程中，自動(dòng)識別各軟件模塊，建立各模塊的初始工作環(huán)境，自動(dòng)執行軟件模塊的相關(guān)操作。這樣，調試升級或系統功能變化時(shí)，只要對相關(guān)功能模塊進(jìn)行升級、編譯和下載，從而將設計、調試、測試等縮小到一個(gè)有限的范圍，既縮短了開(kāi)發(fā)周期，又降低了軟件開(kāi)發(fā)的難度和復雜度。平臺基本功能模塊組成如圖5所示。

4 結束語(yǔ)

　　就地安裝的小型化保護裝置已經(jīng)在智能變電站中有了試點(diǎn)應用。為了方便安裝，裝置尺寸設計大約是260mm×180mm×100mm，可以?xún)膳_并排安裝在一次設備匯控柜側面，不需要專(zhuān)用屏柜。整裝置實(shí)測功耗最大不超過(guò)11W，約是常規智能保護裝置的1/4。全密閉式金屬機殼結構和免維護設計是智能變電站就地化保護設備發(fā)展趨勢。

　　Xilinx Zynq系列芯片已經(jīng)廣泛應用在嵌入式產(chǎn)品的各個(gè)領(lǐng)域，在穩定性和可靠性上得到了多種相關(guān)產(chǎn)品的驗證。在此基礎上設計的小型化繼電保護平臺具有低功耗、低成本、高度集成的優(yōu)點(diǎn)。特別是片內ARM+FPGA的架構，讓該平臺能夠靈活地拓展外設功能，使系統速度和系統資源得到充分的利用?；谠撈脚_的繼電保護產(chǎn)品能夠較好地滿(mǎn)足當前智能變電站保護測量設備就地化安裝的需求，降低智能變電站的建設成本。

參考文獻：

　　[1]劉振亞.智能電網(wǎng)技術(shù)[M].中國電力出版社,2010.

　　[2]王瑩.Xilinx可擴展處理平臺：ZYNQ嵌入式處理器與FPGA集成的獨特創(chuàng )舉[J].電子產(chǎn)品世界,2014(2):27-32.

　　[3]Xilinx Inc.Zynq-7000 All Programmable SoC Technical Reference Manual(v1.0),2015.

　　[4]何賓. Xilinx all programmable Zynq-7000 SoC[M].北京:清華大學(xué)出版社,2013.

　　[5]陸佳華.嵌入式系統軟硬件協(xié)同設計實(shí)戰指南[M].機械工業(yè)出版社, 2013.

本文來(lái)源于中國科技期刊《電子產(chǎn)品世界》2016年第11期第68頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處。