基于CPLD的IRIG-B碼對時(shí)方式在繼電保護裝置中的應用

時(shí)間的精確和統一是變電站自動(dòng)化系統的最基本要求。只有電力系統中的各種自動(dòng)化設備(如故障錄波器、繼電保護裝置、RTU微機監控系統等)采用統一的時(shí)間基準，在發(fā)生事故時(shí)，才能根據故障錄波數據，以及各開(kāi)關(guān)、斷路器動(dòng)作的先后順序和準確時(shí)間，對事故的原因、過(guò)程進(jìn)行準確分析。統一精確的時(shí)間是保證電力系統安全運行，提高運行水平的一個(gè)重要措施。全球定位系統(GPS)的出現為實(shí)現這些需求提供了可能。

基于GPS的對時(shí)方式有3種：1)脈沖對時(shí)方式;2)串行口對時(shí)方式;3)IRIG-B時(shí)間編碼對時(shí)方式。脈沖對時(shí)和串行口對時(shí)各有優(yōu)缺點(diǎn)，前者精度高但是無(wú)法直接提供時(shí)間信息，而后者對時(shí)精度比較低。IRIG-B碼對時(shí)方式兼顧了兩者的優(yōu)點(diǎn)，是一種精度很高并且又含有絕對的精確時(shí)間信息的對時(shí)方式，采用IRIC-B碼對時(shí)，就不再需要現場(chǎng)總線(xiàn)的通信報文對時(shí)，也不再需要GPS輸出大量脈沖節點(diǎn)信號。國家電網(wǎng)公司發(fā)布的技術(shù)規范中明確要求新投運的需要授時(shí)的變電站自動(dòng)化系統間隔層設備，原則上應采用IRIG-B碼(DC)方式實(shí)現對時(shí)。

1 繼電保護裝置對時(shí)方案

一個(gè)變電站內配置一套時(shí)間同步系統，該時(shí)間同步系統可由一面或多面時(shí)鐘裝置屏組成。時(shí)問(wèn)同步系統的結構可采用主從式或主備式結構。時(shí)間同步系統與被授時(shí)的繼電保護裝置之間采用EIA RS-422/485接口標準來(lái)傳輸IRIG-B(DC)碼信號。不同廠(chǎng)家的保護裝置僅需具有EIA RS422/485接口的IRIG-B碼解碼器，即可接入變電站統一對時(shí)網(wǎng)絡(luò )。保護裝置內嵌IRIG-B碼解碼模塊，采用圖1中的對時(shí)模式，即由 IRIG-B碼解碼模塊檢測出時(shí)間信息和對時(shí)脈沖，通過(guò)串口將時(shí)間信息直接下發(fā)到各個(gè)功能插件。各功能插件都直接從對時(shí)模塊引入對時(shí)脈沖。

2 IRIG-B碼解碼模塊的硬件設計

早期的B碼解碼設備多采用TTL集成電路與單片機相結合的方法來(lái)實(shí)現，利用門(mén)電路和觸發(fā)器從編碼信號中提取出秒同步信號，而用單片機實(shí)現時(shí)間信息的解碼。目前該方法仍在使用，但該方法存在器件較多，結構復雜，可靠性差、同步精度不高、通用性差、不利于功能擴展等問(wèn)題。

為了解決上述問(wèn)題，在本設計中，采用CPLD芯片來(lái)實(shí)現IRIG-B碼的解碼，采用的是Altera公司的EPM3256。開(kāi)發(fā)仿真軟件采用的是 MAX+PLUSⅡ，它可以進(jìn)行原理圖編輯和VHDL語(yǔ)言編輯，并支持這些編輯方式的混合設計。在本設計中利用VHDL語(yǔ)言進(jìn)行底層模塊的設計，用原理圖進(jìn)行上層模塊的設計。該軟件具有門(mén)級仿真功能，可以進(jìn)行功能和時(shí)序仿真，并且支持目標程序在線(xiàn)下載。

外部接入的IRIG-B編碼信號是用 RS485電平傳輸的差分信號，需變換為T(mén)TL信號，轉換芯片為AD公司的ADM2483，該芯片是帶隔離的增強型RS485收發(fā)器，有失效保護、短路電流限制、熱關(guān)斷和恢復等功能。外接的5 MHz信號來(lái)源于5 MHz的有源晶振。硬件框圖如圖2所示。

3 IRIG-B碼解碼模塊的軟件設計

3.1 IRIG-B碼原理

IRIG(Inter Range Instrumentation Group)碼是美國靶場(chǎng)司令委員會(huì )制定的一種時(shí)間標準，共有4種并行二進(jìn)制時(shí)間碼格式和6種串行二進(jìn)制時(shí)間碼格式。其中最常用的是IRIG-B時(shí)間碼格式。B碼可以分為直流(DC)碼和交流(AC)碼，交流碼是1 kHz的正弦波載頻對直流碼進(jìn)行幅度調制后形成的;直流碼采用脈寬編碼方式。每秒1幀，含100個(gè)碼元，每個(gè)碼元寬度為10ms。碼元有3種，位置標識符的脈寬是8ms(位置標識P0～P9和參考標志Pr)，二進(jìn)制“1”和“0”的脈寬分別為5 ms和2ms。

每幀從參考標志Pr開(kāi)始，也就是連續兩個(gè)8 ms脈沖中的第2個(gè)8 ms脈沖的前沿開(kāi)始，分別為Pr，第0，1，…，99碼元。在Pr和P5之間是BCD字段，傳送的是BCD碼格式的時(shí)間信息(包含秒、分、時(shí)、天4種信息)，低位在前，高位在后;個(gè)位在前十位在后。在P5和P8之間是CF字段，實(shí)現控制功能，可根據實(shí)際使用時(shí)的協(xié)議制定使用方法，在這里沒(méi)有用到該字段。在P5和P8之間是SBS字段，是用二進(jìn)制表示的以秒(s)為單位的時(shí)間信息。IRIG-B碼的格式如圖3所示。

3.2 IRIG-B碼解碼方案

IRIC-B碼解碼器的功能框圖如圖4所示。

1)分頻電路本模塊的功能是將5 MHz的時(shí)鐘信號進(jìn)行分頻處理，輸出1 000 Hz和9 600 Hz的信號，為碼元檢測和識別單元、碼元記錄單元和異步申行發(fā)送單元提供時(shí)間基準。為了減少計數器的位數進(jìn)行了多次分頻。

2) 碼元檢測和識別單元首先對B碼信號進(jìn)行串并轉換。用10個(gè)D觸發(fā)器串聯(lián)，用1 000Hz的時(shí)鐘信號作為它們的時(shí)鐘，這樣只有在1 000 Hz的時(shí)鐘信號的上升沿來(lái)的時(shí)候才對輸入的數據進(jìn)行輸出，其他時(shí)候處于保持原來(lái)輸出不變。串行觸發(fā)器的輸出分別連到10個(gè)并行D觸發(fā)器，由IRIG-B碼的上升沿來(lái)控制并行D觸發(fā)器的輸出Q9～Q0。當并行D觸發(fā)器的輸出“Q9Q8Q7Q6Q5Q4Q3Q2Q1Q0”為“0011111111”時(shí)，對應的碼元信息為標識位;同理，“0000011111”對應碼元“1”，而“0000000011”對應碼元“0”。碼元檢測原理框圖如圖5所示。

3) 秒同步脈沖的產(chǎn)生根據碼元識別結果，如果連續檢測到兩個(gè)標識位，則第2個(gè)標識位就是參考標志Pr，其前沿為秒同步脈沖的起始點(diǎn)。而參考標志Pr后第1個(gè)上升沿對應的是秒同步脈沖經(jīng)過(guò)延時(shí)10ms的時(shí)刻，所以應該在參考標志Pr后第1個(gè)上升沿對應時(shí)刻再延時(shí)990ms來(lái)產(chǎn)生秒同步脈沖信號，在產(chǎn)生秒脈沖的同時(shí)把記錄碼元位置信息的計數器A清零。

4)碼元記錄單元碼元記錄單元根據碼元識別結果和碼元位置來(lái)組合產(chǎn)生時(shí)間信息，包括7位秒信息、7位分信息和6位時(shí)信息。

5)信息處理因為當前解出的時(shí)間是上一秒的時(shí)間信息。信息處理單元要將解碼后的時(shí)間加上1 s，同時(shí)為便于后續時(shí)間信息的傳輸和處理，要將時(shí)間信息轉換成BCD碼格式。

6)異步串行發(fā)送異步串行發(fā)送模塊就是把經(jīng)過(guò)處理后的時(shí)間信息通過(guò)異步串口發(fā)送出去，速率是9 600 bit/s，8位數據位，無(wú)校驗位，1位停止位。

4 結束語(yǔ)

IRIC-B碼對時(shí)有利于簡(jiǎn)化回路設計，并且能夠可靠地提供精確的時(shí)間信息，必將在電力系統中得到日益廣泛的應用。

傳統的IRIG-B碼解碼器大多采用單片機來(lái)實(shí)現，器件較多，結構復雜，在受到外界干擾的情況下還可能出現死機等故障。而采用CPLD設計的解碼器可以大大減少器件的數量、增加解碼器的穩定性和應用的靈活性。根據本方案設計出的解碼器模塊適用于各種電壓等級的保護裝置，性能可靠穩定，時(shí)間信息準確、對時(shí)脈沖精度高(誤差為幾μs)。