基于WCDMA接收機系統的低噪聲放大器設計

摘要 介紹了低噪聲放大器的基本工作原理，并對噪聲源進(jìn)行了分析。提出了采用先進(jìn)的TSMC90 nm工藝，設計了一種基于WCDMA接收機系統的全差分拓撲共源共柵型低噪聲放大器。該放大器片內集成了電感、電容。片外配置匹配網(wǎng)絡(luò )。芯片測試結果表明：電路在2 GHz工作頻率下，電壓增益達到20 dB、噪聲系數NF為1.4 dB、IIP3為-3.43 dBm。綜合各項數據表明，該低噪聲放大器具備良好的性能，可廣泛適用于通訊系統之中。

隨著(zhù)半導體技術(shù)和無(wú)線(xiàn)通訊技術(shù)的發(fā)展，無(wú)線(xiàn)移動(dòng)產(chǎn)品已得到廣泛使用。作為無(wú)線(xiàn)信息接收的最前端部件，低噪聲放大器具有其特殊的地位和作用，其性能尤其是噪聲系數幾乎決定了整個(gè)接收鏈路的噪聲性能。本文著(zhù)重從穩定性、噪聲源、線(xiàn)性度、匹配網(wǎng)路關(guān)鍵點(diǎn)進(jìn)行分析，并針對WCDMA接收機系統應用，設計了低噪聲放大器，電路采用TSMC90nmCMOS工藝。芯片測試結果表明，該低噪聲放大器，電壓增益達到20 dB、噪聲系數NF為1.4 dB、IIP3為-3.43 dBm。

1 低噪聲放大器工作原理

低噪聲放大器設計難點(diǎn)主要在于高增益、低噪聲系數、高穩定性、低功耗以及良好輸入輸出匹配網(wǎng)路等關(guān)鍵指標上的平衡。下面著(zhù)重從這些關(guān)鍵性能上，對低噪聲放大器電路進(jìn)行分析。

1.1 輸入阻抗分析

低噪聲放大器LNA輸入級結構通常為圖1所示。輸入MOS晶體管源級接電感L，柵極電感lg以及電容Cs為匹配網(wǎng)絡(luò )。從圖1電路分析得LNA輸入阻抗Zin

式中，Cgs為輸入晶體管的柵源寄生電容;gm為跨導，根據TSMC工藝技術(shù)文檔可查，此輸入管工作電流為2.65 mA，偏置電壓為2.25 V的情況下，特征頻率ωT約為30 GHz，因此可通過(guò)ls值來(lái)匹配出50 Ω純電阻，Zin的虛部則可與Cs和lg匹配，使得Z’in的虛部為零。

若不考慮諧振工作頻率而只考慮源阻抗匹配則無(wú)需lg電感，但LNA是窄帶工作，因此必須確保在工作頻率上諧振與lg作用相同。匹配網(wǎng)絡(luò )本身具有增益，在工作頻率上最好使得匹配網(wǎng)絡(luò )的增益達到最高，即匹配網(wǎng)絡(luò )諧振也必須在工作頻率上。在設計過(guò)程中可通過(guò)觀(guān)察，LNA和匹配網(wǎng)絡(luò )各自的電壓增益曲線(xiàn)來(lái)進(jìn)行驗證。根據工作頻率2 GHz和阻抗匹配確定lg為22 nH，Cs為10 pF。圖4為匹配網(wǎng)絡(luò )電壓增益。

1.2 噪聲分析

圖1匹配網(wǎng)絡(luò )下LNA的噪聲分析。其噪聲源主要有MOS管的溝道噪聲，電感lg的串聯(lián)寄生電阻和MOS管柵極多晶電阻Rg的熱噪聲，以及信號源內阻的熱噪聲。溝道噪聲

設計時(shí)需考慮匹配網(wǎng)絡(luò )上的電感lg存在寄生電阻的，即電感的Q值不可能是無(wú)窮大，所以要盡量選用Q值高的電感應用。另外，還需盡量減小MOS管的柵極多晶電阻，在畫(huà)版圖時(shí)柵極輸入線(xiàn)應盡可能短或減小連接孔電阻，而從噪聲系數表達式看，也可通過(guò)調節gdo和特征頻率來(lái)降低噪聲系數。

1.3 線(xiàn)性度分析

線(xiàn)性度是低噪聲放大器的一個(gè)重要指標，如何提高系線(xiàn)性度是設計的難點(diǎn)。圖1中輸入晶體管源極所接電感ls一方面起著(zhù)輸入阻抗匹配的作用，同時(shí)也可用以提高放大器的線(xiàn)性度，達到源極負反饋提高線(xiàn)性度的作用。輸入晶體管的電流為

從式中可看出，若電感的阻抗遠大于跨導的倒數，則電流是跨導的弱函數，而與輸入電壓可近似為線(xiàn)性關(guān)系。設計時(shí)可適當增大跨導gm，但功率不能過(guò)高，同時(shí)器件尺寸不可過(guò)大，以避免因線(xiàn)性度提高而導致其他指標變差。

1.4 增益和隔離度分析

增益是低噪聲放大器的原則性指標，如何提高其增益而不降低其他性能，是分析和設計的重點(diǎn)。圖1共源管的寄生電容Cgd等效柵到地的電容和漏到地的電容分別為C1、C2。

C2≈A×Cgd，此時(shí)的C2直接為輸出端的寄生電容，共源管的溝到電流將由C2和負載分流，負載阻抗值較大，而電容C2越大阻抗越小，從而分的電流也將越大，這也將降低增益，并將影響輸出諧振網(wǎng)絡(luò )。另外輸入和輸出可直接通過(guò)Cgd在高頻下形成信號通路，這使得逆向隔離差甚至可能輸入輸出閉環(huán)不穩定。為了避免增益損耗和逆向隔離差的問(wèn)題，可采用共源共柵結構取代共源結構的低噪聲放大器LNA。在采用共柵管連接之后由于共柵管的柵極高頻下為虛地，因此寄生Cgd形成的信號通路將避免，從而改善了逆向隔離性能且提高了穩定性。采用共柵連接C2將變小為

同時(shí)從漏往上看的阻抗變?yōu)?/p>

，這便增大了阻抗的電流增益，并將提高LNA的電壓增益。

2 整體電路設計

通過(guò)對低噪聲放大器LNA性能分析，綜合設計了一個(gè)全差分拓撲型共源共柵結構的低噪聲放大器，電路主體結構如圖3所示。電路采用全差分輸入和輸出，差分輸入一方面可提高放大器的增益，另外一方面可拓寬放大器的輸入信號動(dòng)態(tài)范圍。采用共源共柵結構即可提高增益也可增強隔離度。負載通過(guò)電感和電容組成，而并非采用電阻，目的是減小輸出級噪聲。此外，輸出還需匹配網(wǎng)絡(luò )，通過(guò)其在2 GHz頻率下諧振，產(chǎn)生一個(gè)虛擬的負載電阻。電路中采用TSMC電感為4抽頭射頻器件，有利于差分結構的對稱(chēng)使用。

3 版圖設計

整體上版圖按照對稱(chēng)緊湊進(jìn)行。同原理圖類(lèi)似，同樣是上面布局為輸出諧振電感，中間布局為電容和共源共柵放大器以及偏置電路的電阻，為了完全對稱(chēng)，偏置電路電阻采用了兩個(gè)等值電阻并聯(lián)，如圖1所示。接下來(lái)布局為源級電感，最下方布局為偏置電路和電流鏡的MOS晶體管，其W相同，只是finger數目不同，這有利于版圖的對稱(chēng)和緊湊。版圖連線(xiàn)上嚴格按照電流密度來(lái)設定線(xiàn)寬，高頻信號線(xiàn)采用135°折線(xiàn)連接，連接孔處盡量采用多孔連接。由于不同的金屬層的位置不同以及自身的單位長(cháng)度上寄生電阻值的差異，因此選用金屬層連接需充分考慮以上情況。金屬5和金屬6寄生電阻值小，且為頂層金屬。因此電感和電容采用以上兩層金屬連接，版圖上需盡量使差分輸入線(xiàn)的寄生電阻小，LNA版圖上充分的加大了線(xiàn)寬和減小連線(xiàn)長(cháng)度以此減小噪聲。

4 芯片測試

電路通過(guò)TSMC90nm工藝代工流片。主要測試點(diǎn)有噪聲系數、線(xiàn)性度、電壓增益等指標。線(xiàn)性度反應的是信號經(jīng)過(guò)低噪聲放大后的失真程度。其衡量指標有1 dB壓縮點(diǎn)和IIP3 dB壓縮點(diǎn)。1 dB壓縮點(diǎn)反應的是信號隨著(zhù)強度增加，低噪聲放大器對信號非線(xiàn)性放大。IIP3 dB是指信號頻率附近的干擾信號同有用信號產(chǎn)生的三階交條信號對有用信號的干擾程度。采用瞬態(tài)測試，輸入一個(gè)大小為20 mV的2 GHz正弦信號，測試輸出正弦信號的大小以測得放大器的增益。取30顆樣片分別測試并記錄其性能指標，電壓增益、噪聲系數、IIP3壓縮點(diǎn)測試結果分別如下圖所示。統計結果分析表明電路的一致性較高，滿(mǎn)足應用要求。

5 結束語(yǔ)

文中基于Tsmc0.18μmCMOS工藝，設計了一個(gè)全差分的共源共柵低噪聲放大器。在電路片內集成電感，在版圖上布局。經(jīng)樣片測試結果表明，該電路可獲得穩定的輸出性能，且一致性高。正常工作條件下，平均電壓增益達到20.4 dB，噪聲系數為1.44dB，另外IIP3為-3.43 dBm。測試數據證明，該設計具有一定的推廣性，可廣泛應用于接收機前端放大。