基于A(yíng)DS1278的高精度微應變信號采集系統

摘要：以24位工業(yè)模數轉換器AD51278為核心，設計了一個(gè)高精度微應變信號采集系統，給出對應的前端調理電路和數字采集模塊等。模擬測試結果顯示，該系統方案可行，可有效采集微應變信號，已成功應用于橋梁振動(dòng)檢測等產(chǎn)品。

微應變信號采集是橋梁振動(dòng)監測、動(dòng)態(tài)應變測量和壓力測量等設備設計的重點(diǎn)。為實(shí)現微應變信號的高精度采集，本文基于德州儀器公司的24位高精度工業(yè)模擬-數字轉換器ADS1278，設計了一個(gè)高精度微應變信號采集系統，并給出對應的前端調理電路和數字采集模塊。測試結果顯示，該系統能有效采集微應變信號。

1 ADS1278簡(jiǎn)介

1.1 ADS1278特點(diǎn)

ADS1278內部集成有多個(gè)獨立的高階斬波穩定調制器、FIR數字濾波器、輸入多路復用器等功能?？赏ㄟ^(guò)內部控制寄存器的不同配置得到不同的A/D采樣速率、采樣模式、A/D轉換精度等，支持高速、高精度、低功耗、低速等4種工作模式。ADS1278可以通過(guò)設置相應的輸入/輸出引腳選擇工作模式，不需寄存器編程。其數據輸出可選同步或SPI串行接口，便于連接到FPGA、DSP及微控制器，適用于對性能、功耗要求高、模擬通道要求多的數據采集系統，如橋梁振動(dòng)分析、動(dòng)態(tài)應變測量及壓力測量設備等。

ADS1278的主要性能有：8通道同時(shí)采樣測量，高達128 kSPS的數據傳輸速率，線(xiàn)性相位數字濾波器，SPT或幀同步串行接口，62 kHz帶寬，111 dB信噪比(高分辨率模式)以及高達108 dB的總諧波失真(THD)等。

1.2 ADS1278工作原理

如圖1所示為ADS1278內部結構框圖，主要由8個(gè)獨立的ADC并行實(shí)現8通道輸入信號的數字化，每個(gè)ADC由先進(jìn)的6階斬波△-∑調制器，后接低紋波、線(xiàn)性相位的有限沖積響應(FIR)數字濾波器構成。調制器檢測差分輸入信號VIN=(AINP-AINN)，并與差分參考電壓VREF=(VREFP-VREFN)相比較得到一個(gè)1秒密度的位流輸出，輸出的位流經(jīng)內部的數字濾波器濾波后得到一個(gè)低噪聲的數字輸出。工作時(shí)，調制器以高速采樣輸入信號(典型值輸出數據率的64倍)，其產(chǎn)生的量化噪聲被移入高頻帶，由內部的數字濾波器濾除。調制器的過(guò)采樣倍率與工作模式有關(guān)，分別可取64倍(高速、低速、低功耗模式)或128倍(高精度模式)。數字濾波器可對截止頻率外的信號衰減100 dB以上，使信號導通帶寬在90%的奈奎斯特頻率時(shí)紋波低于0.005 dB。

1.3 ADS1278接口特性

如圖1所示，ADS1278轉換后的數據輸出采用串行接口，可采用SPI和幀同步兩種接口協(xié)議。對應SPI和幀同步接口協(xié)議，轉換后的數據分別通過(guò)獨立的DOUT引腳以并行數據形式(離散模式)移位輸出或通過(guò)一個(gè)共同的引腳DOUT1(TDM模式)移位輸出，協(xié)議和數據輸出格式的選擇由FORMAT[2：0]引腳的輸入狀態(tài)確定。

2 以ADS1278為核心的高精度采樣電路

2.1 設計框圖

采樣電路總體設計框圖如圖2所示。其中，前端調理電路實(shí)現對輸入信號VIN的濾波、放大;ADS1278對經(jīng)濾波、放大的信號實(shí)現AD轉換;通過(guò)FPGA的引腳電平選擇實(shí)現對ADS1278數據輸出的接口類(lèi)型、接口協(xié)議、掉電控制、輸出格式、工作模式、主時(shí)鐘、數據串口傳輸時(shí)鐘等配置，并完成數據采集與傳輸;ARM處理器Cortex—A8主要實(shí)現對所采集來(lái)的數據進(jìn)行分析處理。

2.2 前端調理電路

ADS1278的前端調理電路如圖3所示。采用共模濾波器ZJYS51R5-2P TDK和可編程增益放大器PGA280AIPW對輸入信號VIN進(jìn)行濾波及放大，其中

、SCLK、SDI可以與FPGA相應輸入輸出端口連接，通過(guò)FPGA的配置實(shí)現對輸入信號1/8～128(1/8，1/4，1/2，1，2，4，8，…，128)的放大倍數。

2.3 數字采集模塊

如圖2所示，ADS1278接收差分模擬信號，輸入信號接到引腳AINP、AINN，AINP為正信號輸入端，AINN為負信號輸入端。數字地(DGND)與模擬地(AGND)分開(kāi)布局，然后在A(yíng)DS1278上通過(guò)一個(gè)共地點(diǎn)來(lái)連接DGND和AGND引腳。

FPGA的IO_1(IO/LVDS23p)與ADS1278的掉電控制端口

相連接，將IO_1拉低，屏蔽各通道的掉電控制功能。

ADS1278與EP1C12Q240C8之間采用SPI接口實(shí)現數據交換，以補碼形式輸出24位數據，正的滿(mǎn)刻度輸入時(shí)，輸出數據編碼為7FFFFFH;負的滿(mǎn)刻度輸入時(shí)，輸出數據編碼為800000H。MODE[1：0]=01。設置成高精度工作模式。TEST[1：0]=00，設置ADS1278處于正常工作模式。

ADS1278的

作為就緒狀態(tài)查詢(xún)信號，DOUT1引腳接FPGA的IO_13(IO/LVDS20n)，用來(lái)接收ADS1278轉換后的串行輸出數據。 ADS1278無(wú)需啟動(dòng)信號，只要通電即開(kāi)始轉換，可在任何需要的時(shí)候通過(guò)查詢(xún)

引腳為低電平時(shí)取走數據。在SPI串行時(shí)鐘SCLK的時(shí)序下，FPGA從ADS1278的DOUT1引腳一位一位地讀取，并首先存儲在SRAM1芯片。當SRAM1存儲滿(mǎn)數據，FPGA內部總線(xiàn)允許ARM處理器取走數據;與此同時(shí)，FPGA繼續從ADS1278的DOUT1引腳一位一位地讀取，而數據存儲在SRAM2芯片上;當SRAM2芯片存儲滿(mǎn)數據時(shí)，ARM處理器轉而從SRA M2通過(guò)FPGA總線(xiàn)取走數據，FPGA繼而又把從ADS1278讀取來(lái)的數據存儲在SRAM1……，如此周而復始，實(shí)現數據流不間斷、無(wú)縫傳輸。即所謂的雙RAM乒乓數據存儲原理。

3 測試結果

如圖4所示，輸入信號為1/4橋電路的差分微應變模擬信號，其中，R1為應變片等效電阻，R2=R3=R4=120 Ω，均為精度達千分之一的精密電阻，保證能檢測到應變片產(chǎn)生微變時(shí)所引起的信號。當應變片無(wú)形變時(shí)，R1的理論阻值為120 Ω，電橋處于平衡狀態(tài);當應變片發(fā)生形變時(shí)，電橋失衡，產(chǎn)生差分微應變模擬信號VIN，其值如下

為校驗所設計采集系統的可行性，我們使應變片先后在53、63、76、86、104秒時(shí)發(fā)生不同程度的形變，理論計算得到的電橋輸出電壓約為2×10-3、4×10-3，圖5則是上述采樣系統的實(shí)測輸出?？梢?jiàn)，該系統以高精度模數轉換器ADS1278為核心，可實(shí)現對應變片發(fā)生微小形變所產(chǎn)生信號的精確轉換和采集，具有非常高的精度。

4 結束語(yǔ)

ADS1278是基于△-∑技術(shù)的高精度高性能的工業(yè)級模數轉換器，具有眾多優(yōu)點(diǎn)，經(jīng)過(guò)合理的設計，可應用于對性能、精度要求高、模擬通道要求多的各種數據采集系統。本文以ADS1278為核心設計的微應變信號采集電路，已成功應用于橋梁振動(dòng)檢測等產(chǎn)品。