如何降低MIPS CPU 50％的動(dòng)態(tài)功耗

設計CPU需要很多技巧和努力。拿到一個(gè)CPU設計并降低其50%的動(dòng)態(tài)功耗需要一系列特殊的技巧，這也是CPU設計人員漫長(cháng)職業(yè)生涯的要取得的技能之一。

在成功推出第一款PowerVR Rouge GPU的DOK后，Imagination和Synopsys展開(kāi)第二個(gè)項目合作，旨在不犧牲任何性能領(lǐng)先數字的前提下顯著(zhù)降低MIPS處理器的功耗。

動(dòng)態(tài)功耗是SoC設計人員中一個(gè)熱門(mén)的(請原諒這個(gè)雙關(guān)語(yǔ))話(huà)題

降低動(dòng)態(tài)功耗是很多系統芯片設計人員目前面臨的一大挑戰。對可綜合IP來(lái)說(shuō)目前有各種不同的選擇和考慮因素。同一IP可以應用在不同市場(chǎng)中的各式各樣應用中。最重要的是，工藝、工具和流程是額外需要考慮的挑戰。

性能、功耗和面積(PPA)的權衡取舍不同，依賴(lài)于不同的工藝，也依賴(lài)于客戶(hù)的實(shí)現要求。

Synopsys公司最近組織的一期研討會(huì )一文總結了來(lái)自于Imagination公司的Maya Mohan和NageshSakhamuru提出的一些選項，可用于Synopsys工具與流程使用28nm技術(shù)的情景下。

其主要目標是使用特定的工藝和各子庫方案與Synopsys工具和流程結合的時(shí)候，介紹給SoC設計人員能夠節省動(dòng)態(tài)功耗的各個(gè)方面。作者把很多重點(diǎn)放動(dòng)態(tài)功耗相對于泄漏功耗上，并給出了特定技術(shù)庫IP選擇時(shí)每一步驟和流程階段相應的功耗降低情況。

這個(gè)項目中CPU選擇的是MIPS interAptiv，它屬于A(yíng)ptiv家族，是一個(gè)超高效的多線(xiàn)程處理器。在一般情況下，CPU期望以最高性能運行，同時(shí)保持動(dòng)態(tài)功耗盡可能地低。然而，以峰值性能運行也可能會(huì )增加動(dòng)態(tài)功耗;這就引發(fā)了需要尋找方法在持續性能與降低功耗之間取得平衡。

動(dòng)態(tài)功耗有多個(gè)部件

您可以在一個(gè)CPU核心找到各種動(dòng)態(tài)功耗部件，標記如下：存儲器(M-Power)，指令和數據高速緩存，寄存器(R-power)，葉級的時(shí)鐘門(mén)控和非門(mén)控的寄存器，時(shí)鐘網(wǎng)絡(luò )單元(Ck-power)，時(shí)鐘門(mén)控和緩沖區以及組合單元(C-power)。

功耗部件標記: Ck:時(shí)鐘, R: 寄存器, M: 存儲器, C: 組合電路

對于每個(gè)以上四個(gè)分類(lèi)，又細分為兩個(gè)子部件：內部功耗和開(kāi)關(guān)功耗。每一部分都被單獨分析，并且在每次動(dòng)態(tài)功耗優(yōu)化時(shí)各種選項也都會(huì )被考慮。

基線(xiàn)版本動(dòng)態(tài)功耗的內部和開(kāi)關(guān)子部件分布情況

綜合在DCT/ DCG中進(jìn)行，而布局布線(xiàn)則在ICC中執行。兩個(gè)階段都測量了功耗：DCT后期以及ICC后期?；谝恢滦钥紤]，研討會(huì )所有報告的功耗數據都取自ICC后期數據庫，通過(guò)門(mén)級仿真的開(kāi)關(guān)行為獲得。參數提取由StarRC完成，Dhrystone診斷在門(mén)仿真時(shí)被使用，PT-PX用于功耗測量。

上圖顯示了MIPS interAptiv CPU的總動(dòng)態(tài)功耗的各個(gè)子部件。這個(gè)基線(xiàn)版本被用于其它方法和實(shí)驗進(jìn)行比較的對象。

通常動(dòng)態(tài)功耗使用mW/ MHz測量，但對于本項目，基線(xiàn)版本運行的總功耗被歸一化為100，其它版本的運行功耗基于這一數字得出。

正如從上圖中所看到的，時(shí)鐘功耗只點(diǎn)總功耗的約16%。從這里的圖表中，我們不難看出，功耗的最大消費者是內部存儲器和寄存器，以及組合邏輯的開(kāi)關(guān)功耗：

•開(kāi)關(guān)功耗正比于開(kāi)關(guān)電容大小和切換次數。為了提高寄存器和組合邏輯的功耗水平，在DCT中大部分優(yōu)化使用了基于RTL的SAIF與自我門(mén)控技術(shù)。在ICC中各種動(dòng)態(tài)功耗降低特性也在網(wǎng)絡(luò )研討會(huì )中進(jìn)行了探討，以及運行最后階段的新CCD(并行時(shí)鐘和數據)特性。

•內部功耗正比于單元的數目、單元大小和切換次數。降低寄存器的內部功耗可通過(guò)替換為較小尺寸的單元以及降低切換次數。也可以使用更低軌道的工藝庫(例如，從12軌道轉換至9軌道)提供了相對于性能和面積降低功耗的另一種折衷。內部存儲器的功耗主要歸因于所選擇的大小或存儲器類(lèi)型。Synopsys的存儲器編譯器有多種內存可供選擇。筆者選擇了一個(gè)基于RF的組合，結合了高性能以及高密度的單端口存儲器，這種組合一般用于平衡(高效的)功耗/性能需求。

非常令人激動(dòng)的結果!

所有上述特性和技術(shù)的結合在一起顯著(zhù)降低了功耗。下面的流程圖描述了Synopsys的綜合工具和ICC中所使用的最終工具選項：

最終流程圖

在項目結束時(shí)，總功耗降低了約48%，面積減少了46%，而代價(jià)為只降低了CPU15%的性能表現。

相對于12軌道、SRAM的基線(xiàn)版本所有運行版本優(yōu)化動(dòng)態(tài)功耗后的表現

上表顯示了所有上述實(shí)驗和相應功耗;要查看完整結果，請下載完全白皮書(shū)，下載后您會(huì )看到這個(gè)過(guò)程中每一步驟對應功耗和面積的減少。