Altera發(fā)布新一代DSP Builder工具8.0

2008年7月2號，面向高性能數字信號處理(DSP)設計，Altera公司(NASDAQ: ALTR)今天發(fā)布具有第二代模型綜合技術(shù)的DSP Builder工具8.0。該技術(shù)使DSP設計人員第一次能夠自動(dòng)生成基于高級Simulink設計描述的時(shí)序優(yōu)化RTL代碼。借助這一新的DSP Builder，設計人員在幾分鐘內就可以實(shí)現接近峰值FPGA性能的高性能設計。和手動(dòng)優(yōu)化HDL代碼需要數小時(shí)甚至數天時(shí)間相比，這大大提高了效能。

The MathWorks信號處理和通信市場(chǎng)總監Ken Karnofsky評論說(shuō)：“DSP Builder是第二代基于模型的綜合技術(shù)，在設計高性能DSP時(shí)，客戶(hù)可以借助該技術(shù)使用Simulink作為建模、仿真和實(shí)施環(huán)境。該技術(shù)大大提高了設計人員在A(yíng)ltera FPGA上實(shí)現DSP功能時(shí)的效能。”

設計無(wú)線(xiàn)基站多載波、多天線(xiàn)RF處理等實(shí)際應用中的多通道信號處理數據通路時(shí)，新的DSP Builder第二代綜合技術(shù)極大地提高了效能。DSP Builder工具自動(dòng)加入流水線(xiàn)級和寄存器，通過(guò)時(shí)分復用生成高度優(yōu)化的功能設計，例如數字上變頻(DUC)、下變頻(DDC)、峰值因子抑制 (CFR)和數字預失真(DPD)等。這大大提高了效能，使用戶(hù)能夠迅速完成系統級設計，針對載波帶寬、載波數、天線(xiàn)和分區變化輕松調整設計。DSP Builder 8.0提供了多天線(xiàn)、多載波WiMAX和WCDMA DUC設計實(shí)例，以及DDC設計等。

Altera軟件、嵌入式和DSP市場(chǎng)總監Chris Balough表示，“Altera一直在為FPGA設計效能設置標準，包括高性能DSP設計。DSP Builder 8.0中包含的創(chuàng )新綜合技術(shù)實(shí)現了時(shí)序推動(dòng)的FPGA實(shí)施環(huán)境，幫助設計人員通過(guò)簡(jiǎn)單的點(diǎn)擊獲得他們需要的系統性能——效能提高了一個(gè)數量級。”

DSP Builder簡(jiǎn)介

DSP Builder是在高性能FPGA平臺中迅速高效實(shí)現Simulink設計的前沿綜合技術(shù)。Altera DSP Builder讀取使用DSP Builder/MegaCore®模塊構建的Simulink模型文件(.mdl)，生成VHDL文件和命令行(Tcl)腳本進(jìn)行綜合、硬件實(shí)施和仿真。該技術(shù)在算法友好的開(kāi)發(fā)環(huán)境中建立DSP設計硬件描述，從而縮短了DSP設計周期。

Altera簡(jiǎn)介

Altera的可編程解決方案幫助系統和半導體公司快速高效地實(shí)現創(chuàng )新，突出產(chǎn)品優(yōu)勢，贏(yíng)得市場(chǎng)競爭。請訪(fǎng)問(wèn)www.altera.com或www.altera.com.cn，了解更詳細的信息。