下一代基帶芯片大戰開(kāi)打

　　全球主要的電信晶片供應商高通(Qualcomm)、DSP核心供應商CEVA以及處理器核心業(yè)者ARM，均競相迎接這一挑戰。三家公司均已開(kāi)發(fā)出新的處理 器架構，并搶先在今年的世界行動(dòng)通訊大會(huì )(MWC)之前發(fā)布。高通宣布Snapdragon X16、CEVA發(fā)表CEVA-X4，ARM則暢談其新款Cortex-R8。

　　高通新款數據機晶片在其Hexagon DSP核心中執行密集的LTE協(xié)定和語(yǔ)音編解碼器(codec)，同時(shí)還采用ARM Cortex執行Linux作業(yè)系統(OS)、IMS和IP堆疊。

　　挑戰何在?

　　那么，這些新的基頻數據機有何不同之處?

　　與 該技術(shù)有關(guān)的議題包括：增加載波聚合(CA)、將多重無(wú)線(xiàn)存取技術(shù)(Multi-RAT)整并于單一數據機、切換不同數據機時(shí)的低延遲作業(yè)、同步處理雙基 地臺以及伴隨VoLTE高品質(zhì)語(yǔ)音通話(huà)服務(wù)而來(lái)的復雜度等。根據CEVA，新的基頻據機必須能夠處理上述所有或更多的問(wèn)題。

　　The Linley Group資深分析師Mike Demler呼吁為現有的數據機晶片架構進(jìn)行“全面體檢”，“才能滿(mǎn)足LTE Advanced(LTE-A)與LTE-A Pro標準日益嚴格的性能和功耗限制?！?/p>

　　因此，存在于高通、CEVA和ARM三方之間的競賽，開(kāi)始轉變成為針對處理器、硬體加速與DSP的全新戰場(chǎng)。

　　供應商們正積極討論在Layer 1實(shí)體(PHY)控制器、Layer 2和layer 3處理之間增加的LTE基頻工作負載應該如何進(jìn)行最佳化處理;以及應該采用先進(jìn)的DSP核心、強化的處理器核心或是二者兼用的組合?

　　各據不同勢力范圍的每一家供應商顯然有著(zhù)不同的想法。

　　高通發(fā)表先進(jìn)的LTE數據機Snapdragon X16，用于支援LTE-A Pro Category 16高達1 Gbps傳輸速率的下行鏈路以及實(shí)現Category 13高達150Mbps的上傳速度。

　　高通最新Snapdragon X16支援高達1 Gbps的下載速度，號稱(chēng)是行動(dòng)產(chǎn)業(yè)首款Gigabit級的LTE數據機

　　為了不讓高通專(zhuān)美于前，CEVA和ARM也發(fā)布自家最新設計的核心——分別是CEVA-X4與ARM Cortex-R8，他們表示最新的架構已經(jīng)準備好迎接LTE-A Pro數據機的挑戰了。不過(guò)，目前還沒(méi)有任何一款商用基頻晶片采用任一家IP供應商的處理器核心。

　　因 應LTE-A Pro數據機晶片日益增加的處理需求，兩家IP核心供應商顯然采取了全然不同的發(fā)展重點(diǎn)。例如，CEVA以CEVA-X4更新其L1 PHY控制器。相反地，ARM則透過(guò)其最新設計的四核心Cortex-R8，專(zhuān)注于滿(mǎn)足針對Layer 2與L3軟體處理持續增加的需求。

　　Demler明確指出，Cortex-R8和CEVA-X4是兩種完全不同的核心。CEVA-X4用于PHY層控制，而ARM Cortex-R則否。他強調，“X4和R8可能在一款數據機應用中共存，讓X4處理實(shí)體層，而Cortex-R則處理更高層級的控制功能?！?/p>

　　CEVA-X4與ARM Cortex-R8可能共存于下一代數據機晶片中?

　　遭遇瓶頸

　　CEVA行銷(xiāo)與企業(yè)發(fā)展副總裁Eran Briman指出，在詳細研究最新先進(jìn)基頻數據機的需求后，“我們發(fā)現PHY控制器在下一代基頻中的瓶頸?！?/p>

　　藉由為基頻應用重新定義處理控制和資料平面的性能和能效，CEVA開(kāi)發(fā)出全新的CEVA-X DSP架構。

　　CEVA-X4是來(lái)自CEVA-X架構的首款授權核心。雖然DSP一直是CEVA的強項，但Demler 認為，CEVA-X4更像是“一款具有DSP功能的控制器?！?/p>

　　CEVA無(wú)線(xiàn)業(yè)務(wù)部業(yè)務(wù)開(kāi)發(fā)總監Emmanuel Gresset解釋?zhuān)贑EVA-X4中增加的CEVA先進(jìn)DSP功能結合了控制層處理，以及“協(xié)同處理器和硬體加速的支援?！?/p>

　　他認為CEVA-X4是一種“全新的處理器類(lèi)型，它能在DSP與控制之間實(shí)現真正的平衡?！?/p>

　　Gresset 還指出，CEVA-X4的CoreMark/MHz基準達到了4.0。CoreMark是專(zhuān)為嵌入式系統衡量CPU性能的基準。Gresset說(shuō)，這對于 CEVA來(lái)說(shuō)是非常重要的，因為CEVA-X4目前可說(shuō)是“與ARM Cortex-R7/R8不相上下?！?/p>

　　新的CEVA-X4架構充份結合控制器與DSP處理器，瞄準手機、IoT裝置以及下一代5G基頻數據機等應用

　　捍衛L2/L3處理領(lǐng)域

　　ARM一直是智慧型手機市場(chǎng)中首屈一指的CPU核心供應商。

　　ARM先進(jìn)技術(shù)行銷(xiāo)總監Chris Turner解釋?zhuān)癆RM Cortex-R7目前部署于大量3G/4G智慧型手機數據機中，Cortex-R4和Cortex-R5也用于A(yíng)RM合作夥伴的數據機產(chǎn)品中?！?/p>

　　藉著(zhù)Cortex-R8的推出，ARM計劃滿(mǎn)足對于協(xié)議軟體處理以及LTE-A Pro與第一代5G日益增加的需求。他并補充說(shuō)，“我們期望看到新的基頻設計提升到采用Cortex-R8?！?/p>

　　值得注意的是，Cortex-R是為硬即時(shí)應用而最佳化的，Turner因此稱(chēng)Cortex-R8是“專(zhuān)為5G性能打造的唯一即時(shí)處理器?！?/p>

　　不過(guò)，奇怪的是，高通顯然并未在其新款Snapdragon X16數據機中采用ARM核心，反而改為部署自家的DSP來(lái)處理LTE-A Pro的工作負載。

　　ARM Cortex-R8和R7的最主要區別在于R8支援多達4顆超純量亂序執行的核心。此外，ARM表示，R8還配備“高達每核心2MB緊密耦合記憶體”的更大容量。

　　隨著(zhù)5G的資料傳輸速率大幅提升，Cortex-R8兼具低延遲、高效能與低功耗的優(yōu)勢，有助于打造支援LTE-A Pro和5G的數據機

　　針對數據機晶片的其他部份，Turner坦承“實(shí)體層是十分復雜的工程，包括類(lèi)比轉換、DSP進(jìn)行調變與解調、Turbo編碼、錯誤檢查與加速加密，以及標頭壓縮等?！?/p>

　　那么ARM Cortex-R系列核心如何與其連接?Turner說(shuō)，“的確，有些技術(shù)可以從專(zhuān)業(yè)的IP供應商授權取得，但他們通常還得進(jìn)行修改或配置，才能用于一家公司專(zhuān)有的數據機架構?！?/p>

　　他補充說(shuō)，“我們在這些設計中看到ARM Cortex-R系列處理器出現在軟體接觸實(shí)體層(Layer-1)硬體之處，并根據不同的標準，為管理與排程連接的所有軟體提供Layer-2與Layer-3處理?！?/p>

　　此外，他表示，ARM的處理器還可執行Layer-1控制軟體，配置與管理連接至Layer-1硬體(包括DSP與本地化控制邏輯)的介面。

　　是否重疊?

　　然而，CEVA看這一競爭格局的觀(guān)點(diǎn)略有不同。Gresset指出，ARM的Cortex-R7或R8在這方面的應用，“缺少了DSP和系統控制?！彼忉屨f(shuō)，這使得ARM難以擴展Cortex-R在處理PHY控制器的角色。

　　Gresset還補充說(shuō)，“相較于CEVA-X4采用VLIW/SIMD核心，ARM的R7/R8由于采用超純量亂序架構，使得晶片尺寸較大，每核心也消耗更多功耗?！?。

　　因 此，Gresset 強調，CEVA雖然藉由增加更多硬體加速來(lái)捍衛其于Layer 1 PHY控制器的地盤(pán)，同時(shí)也希望創(chuàng )造一個(gè)可提升至Layer-2與Layer-3處理的開(kāi)始，盡管這一向是ARM占主導的領(lǐng)域。他將強大的DSP處理(高 達16GOP)、高效的控制器性能以及先進(jìn)的系統控制稱(chēng)為“CEVA-X新架構的三大支柱”。

　　另一方面，ARM則認為，Cortex-R8的關(guān)鍵優(yōu)勢在于其“在4個(gè)一致的核心與介面擴展數據機軟體”的能力。其目標在于為密集的即時(shí)軟體工作負載“實(shí)現平行化，以及滿(mǎn)足LTE-A與LTE-A pro所需的性能與時(shí)機”。