電源完整性仿真讓電路板更完美

　　為PCB(印刷電路板)上的芯片提供電能不再是一種簡(jiǎn)單的工作。過(guò)去，通過(guò)細走線(xiàn)將IC連接到電源和地就行了，這些走線(xiàn)占不了多少空間。當芯片速度升高時(shí)，就要用低阻抗電源為它們供電，如用PCB上的一個(gè)電源層。有時(shí)候，只需要用四層電路板上的一個(gè)電源層和一個(gè)地層，就可以解決大多數電源完整性問(wèn)題。除了電源層以外，還可以為每只IC去耦，以解決設計中繁瑣的電源問(wèn)題。

　　不過(guò)，現在的PCB空間(還有成本與你的日程)都很緊張，這些問(wèn)題也帶來(lái)了對電源的影響。Mentor Graphics公司的仿真與模擬系列產(chǎn)品高級總監Dave Kohlmeier稱(chēng)：“消費設備與便攜設備都在為節省成本而使用更少的PCB層，但它們上面的IC卻需要更多的電壓等級?！边@些問(wèn)題不僅影響著(zhù)便攜產(chǎn)品，工業(yè)產(chǎn)品也有空間約束(圖1)。一個(gè)現代蜂窩基站的電路要裝在天線(xiàn)上的一個(gè)小盒子里，而天線(xiàn)通常位于建筑內的19英寸機架中。

　　在大批量的消費產(chǎn)品與汽車(chē)產(chǎn)品中，成本是關(guān)鍵因素。在PCB上放一堆可能不需要的電容，肯定是不可接受的。為獲得成功，設計周期會(huì )縮短到以周以月計，而不是年?，F在，不可能只為了修補和優(yōu)化電源層和地層而花時(shí)間去重做一遍PCB板。

　　為現代電子產(chǎn)品設計電源系統是一個(gè)令人畏懼的挑戰。DDR存儲器工作在1600Mbps，并很快就會(huì )運行到四重模式的2200Mbps。更糟糕的是，它是一種單端輸出，意味著(zhù)你的電源系統必須應對電源電流的突發(fā)性挑戰。器件中的數字門(mén)可能同時(shí)都在開(kāi)關(guān)，電源完整性工程師將這種特性描述為同步開(kāi)關(guān)噪聲。串行通信有著(zhù)困難的電源需求。802.3ba以太網(wǎng)標準要求的數據速率為40Gbps和100Gbps(參考文獻1)。

　　現代數字芯片的運行電壓低于1V，這意味著(zhù)，即使毫伏級的噪聲也會(huì )造成與數據相關(guān)的問(wèn)題。多只芯片會(huì )從統計上增加和造成電源下降或過(guò)壓?jiǎn)?wèn)題。你的系統可能數周甚至數月都運行正常，而某個(gè)時(shí)刻所有數字電路的同時(shí)開(kāi)關(guān)卻造成系統的重啟。這些電源完整性問(wèn)題都難于查出。系統中單只芯片的電源完整性問(wèn)題可能影響系統的其它芯片，從而導致重啟。美國國家半導體公司的模擬應用工程師Paul Grohe指出：“即使納秒級的電力損失也會(huì )使系統不可靠?！盇nsys公司信號完整性產(chǎn)品經(jīng)理Steve Patel稱(chēng)，設計可靠性的關(guān)鍵在于盡可能減小電源噪聲，意味著(zhù)數字系統工程師必須懂得模擬甚至RF的設計概念。

　　電源系統工程師知道，電源系統必須有低的阻抗(圖2)，而模擬工程師的概念是，模擬IC電源腳上的噪聲越小越好。與數字芯片不同，模擬芯片不存在噪聲閾值。PSRR(電源抑制比)規格說(shuō)明了有多少電源噪聲會(huì )滲入到器件的輸出腳。數字系統工程師現在也必須應付相同的電源噪聲問(wèn)題(見(jiàn)附文“請換個(gè)人跟我談”)。

　　Sigrity公司產(chǎn)品營(yíng)銷(xiāo)經(jīng)理Brad Brim說(shuō)，為芯片提供電能的電源分配網(wǎng)絡(luò )需要有低的等效電感：對內核電壓為0.01nH，對I/O電源為1nH。他指出，電源層會(huì )將噪聲耦合到信號中。某些情況下，布放在兩個(gè)地層之間的一根信號線(xiàn)有15mV的噪聲。當布局人員在電源層和地層之間布放相同信號時(shí)，它的噪聲達45mV。

　　電源完整性工具可以對設計做出一種決定性的優(yōu)化。當你做布局優(yōu)化時(shí)，不能使用經(jīng)驗性的去耦方法。Ansys公司的Patel稱(chēng)，軟件能幫助你決定電容的數量、類(lèi)型以及成本。這些工具還能告訴你改變各層之間距離的效果。例如，TechDream公司總裁兼創(chuàng )始人Yoshi Fukawa稱(chēng)，NEC公司的PI(電源完整性)Stream能通過(guò)增加或移動(dòng)電容，改變容值和層的形狀，以及改變電源層與地層之間的距離，幫助你獲得自己的阻抗目標。

　　Mentor公司的Kohlmeier認為：“你可以用CAD文件做假設分析的實(shí)驗。這比硬件重試要快得多。這就是虛擬原型的價(jià)值?！币虼?，仿真軟件的使用就很重要，這樣可以在設計階段的早期做出關(guān)鍵性的決策。改變電容位置、電容數量以及其它變量也許不會(huì )影響到其它部門(mén)，但為了提高層間電容而減少層間距離，則會(huì )影響整個(gè)設計團隊(圖3)。Sanmina-SCI有專(zhuān)利的現代制造方法，可以設計出4mil介電質(zhì)的層間厚度，增加了層間的電容。

　　解決問(wèn)題的方法

　　Kohlmeier表示，電源完整性仿真要比很多工程師的預期更加困難，因為必須考慮每只電容、連接過(guò)孔，以及功率層的結構。他指出，連接兩個(gè)層面的過(guò)孔會(huì )降低供電網(wǎng)絡(luò )的阻抗，因此它和電容一樣重要。與電源完整性不同，信號完整性一般會(huì )涉及一些走線(xiàn)，用示波器就可以在時(shí)域中測量信號完整性。使用Port 1至Port 1的Z11阻抗曲線(xiàn)，對電源完整性的仿真可以得到頻域的阻抗。要了解一個(gè)功率層的阻抗問(wèn)題，需要一臺VNA(矢量網(wǎng)絡(luò )分析儀)，它很難使用。仿真是測量的補充，而不是替代，它們能在制造前就提供出有關(guān)PCB性能的重要信息 。Sigrity公司的Brim稱(chēng)：“無(wú)論你的仿真軟件有多快，也快不過(guò)一次測量?！辈贿^(guò)他指出，你得有一塊已制造好的PCB才能做快速測量。

　　你必須相信IC設計者已完成的工作，相信所使用的芯片沒(méi)有電源完整性問(wèn)題。Ansys公司的Patel稱(chēng)，“IC及其打線(xiàn)都不是電源完整性的關(guān)鍵，”因為IC電源管腳與打線(xiàn)都是并聯(lián)的(圖4)。Mentor Graphics公司HyperLynx的工程總監Steve Kaufer就認為，那些缺乏避免電源完整性和信號完整性問(wèn)題的技術(shù)知識的布局工程師們，則經(jīng)常是問(wèn)題的根源。

　　電源完整性軟件能幫助你解決直流和交流問(wèn)題，另外電源層與地層之間的空穴都是RF波導。為處理直流問(wèn)題，必須確保PCB層可以承載需要提供的電流量。為處理交流問(wèn)題，必須確保電源系統可以為現代芯片提供所需的快速變化電流。最后，注意波導的行為可能是非直觀(guān)的。RF問(wèn)題在防備EMI(電磁干擾)問(wèn)題時(shí)很重要，它會(huì )使你的電路板無(wú)法通過(guò)FCC(聯(lián)邦通信委員會(huì ))的認證。如果設計采用了大的板面，則使用仿真就很重要，大板面會(huì )產(chǎn)生諧振。如果你的板面會(huì )從層間空腔發(fā)射出RF，則用適當的軟件仿真可以幫助EMI工程師解決這類(lèi)問(wèn)題。糾正方法可以是圍繞電路板邊緣布放電容。Sun Microsystems公司有一個(gè)專(zhuān)利6727780，它使用與電容串聯(lián)的電阻，這樣RF能量就能在電路板邊緣被吸收，而不會(huì )反射回結構內。