汽車(chē)顯示器接口設計關(guān)鍵技術(shù)分析

　　IMS Research的調查顯示，帶有視頻功能的汽車(chē)音響主機的數量將會(huì )由2006年的850萬(wàn)臺增長(cháng)到2015年的2660萬(wàn)臺。為了既能向駕駛員提供信息，又不分散其注意力，顯示器需要安裝在遠離汽車(chē)音響主機的位置，并將畫(huà)面投影到擋風(fēng)玻璃的背面。這種結合了圖像源和面板的視頻接口正在越來(lái)越多地從模擬視頻技術(shù)轉向質(zhì)量更高的RGB(紅綠藍)數字視頻格式，后者已成為L(cháng)CD顯示器中使用的標準接口。前端顯示應用的電纜長(cháng)度通常保持在1到3米的范圍內，而后座娛樂(lè )(RSE)單元的電纜則需要達到8米甚至更長(cháng)。這種連接支持千兆位/秒的數據傳輸速率，遠超過(guò)傳統車(chē)載網(wǎng)絡(luò )的波特率，并可以利用點(diǎn)對點(diǎn)串行器/解串器(SerDes)解決方案完美實(shí)現。與傳輸一路較寬的并行視頻總線(xiàn)相比，這種芯片組大大降低了傳輸線(xiàn)和連接器的引腳數量，從而實(shí)現了出眾的系統級優(yōu)勢。

　　為滿(mǎn)足汽車(chē)顯示器接口方面的嚴苛要求，比如高數據吞吐量、超薄布線(xiàn)、高級信號調節、可檢測性以及超低EMI(電磁干擾)等。美國國家半導體(NS)公司開(kāi)發(fā)出DS90UR905/6 和DS90UR907/8 SerDes芯片組，該產(chǎn)品是能將分辨率從QVGA(400 x 240)擴展到24位色深的XGA(1024 x 768)的嵌入式時(shí)鐘SerDes解決方案。寬范圍的像素時(shí)鐘頻率使汽車(chē)制造商只需在其整個(gè)車(chē)型系列中采用一個(gè)數字視頻顯示接口方案，即可覆蓋從雙畫(huà)面的小儀表盤(pán)面板、中控臺的LCD到更大尺寸的RSE顯示器應用。

　　視頻應用和SerDes概念

　　SerDes組件的目標應用領(lǐng)域是平板顯示器鏈路接口，它可以通過(guò)一根較長(cháng)的串行電纜把圖像主機與顯示器連接起來(lái)。典型的例子包括：中央信息顯示器(CID)、儀表盤(pán)、頭枕上的娛樂(lè )顯示器或為后座乘客準備的車(chē)頂下降式顯示模塊，如圖1所示。這些新型芯片組是NS推出的FPD-Link II系列產(chǎn)品中的一組，它們可以將一個(gè)視頻源的27位數字RGB色彩信息和時(shí)間控制信號轉換成一個(gè)嵌入了時(shí)鐘信息的單一串行數據流在雙絞線(xiàn)上傳輸。芯片組在I/O(輸入/輸出)層采用高速的差分信號，也就是說(shuō)，在真(正)端子上傳輸實(shí)際信號的同時(shí)，互補(負)端子上傳輸與之對應的相反極性信號。

　　圖2在系統層面上描述了視頻傳輸的概念。除了顏色和時(shí)序位外，還有一個(gè)可選的I2C控制接口，它可替代通過(guò)常規引腳帶選項實(shí)現的組件配置。芯片組支持18bpp(每像素位)或24bpp的色深。彩色顯示器使用3個(gè)子像素(紅、綠、藍)來(lái)定義一個(gè)單獨的像素。由于每個(gè)像素有18位(6位紅，6位綠和6位藍)，我們可以得到26.2萬(wàn)種顏色。大多數人的眼睛可以看到1000萬(wàn)種以上的顏色，這也就解釋了為什么使用24bpp已成為趨勢：它能提供超過(guò)1600萬(wàn)種顏色，可實(shí)現更豐富的用戶(hù)體驗和平滑的顏色梯度。像素時(shí)鐘范圍現已極寬：頻率可從5MHz 到65MHz,這使得串行鏈路速率從140Mbps提高到1.82Gbps，涵蓋了汽車(chē)顯示器的全部主流分辨率。

　　并行LVCMOS輸入和輸出信號可以分別靈活地對準同步發(fā)射器輸入及接收器恢復輸出時(shí)鐘(PCLK)的上升沿或下降沿，這一特性大大簡(jiǎn)化了串行器至圖像控制器以及解串器至LCD計時(shí)控制器的接口連接。在發(fā)射器并行時(shí)鐘周?chē)囊欢l段內，SerDes芯片組在預同步接收器的PLL時(shí)無(wú)需外部參考時(shí)鐘(石英或振蕩器)。甚至在一切可能的隨機數據模式傳輸過(guò)程中該同步都能得到保證，這被稱(chēng)為隨機數據鎖定特性。這不僅節省了參考組件系統的成本，而且消除了另一個(gè)潛在的電磁干擾源。該性能還可以實(shí)現熱插拔，即在不需要任何特殊排序或訓練模式的情況下，就可以對送往解串器的串行數據流執行斷言/取消斷言操作。

　　一旦接收器PLL鎖定在發(fā)射器的頻率下，即可由LOCK輸出標志引腳顯示這一狀態(tài)，確保接收器輸出的數據完整性。DS90UR907/8芯片組具有DS90UR905/6芯片組的一切特性，兩耳區別在于輸入輸出不再是發(fā)送LVCMOS信號的并行總線(xiàn)，而是遵照開(kāi)放的工業(yè)標準FPD-Link。很多現代化的圖像控制器、顯示定時(shí)控制器、ASIC和FPGA都支持這種一級串行化技術(shù)，它采用適合18bpp的3個(gè)數據通道，或者適合24bpp的4個(gè)數據通道，每一個(gè)都有一路并行時(shí)鐘通道。電信號的發(fā)送遵循開(kāi)放的ANSI/TIA/EIA-644A標準，該標準又稱(chēng)作LVDS(低壓差分信號傳輸)。使用該接口技術(shù)代替常規LVCMOS的優(yōu)勢在于：采用差分信號可降低電磁干擾，并減少組件的引腳數量，如圖3所示。

　　圖3 FPD-Link系統接口選項的優(yōu)勢