數字測試儀下的參數測試單元的設計

隨著(zhù)電子技術(shù)的迅速發(fā)展，數字集成電路得到了廣泛的應用，數字芯片已經(jīng)滲透到各個(gè)生產(chǎn)、生活的領(lǐng)域。與之相對應的，各個(gè)領(lǐng)域對數字芯片的性能、穩定性、可靠性也有了更高的要求。數字測試儀作為測試芯片性能最主要的技術(shù)正是在這樣的環(huán)境下迅速發(fā)展起來(lái)。

整個(gè)數字測試儀通常包含了五大部件：電源模塊、通信模塊、參數測量單元、數字測量單元和主控制模塊。其中，參數測量單元和數字測量單元是整個(gè)數字測量?jì)x的核心部件，參數測量單元直接決定著(zhù)整個(gè)系統測試儀的模擬參數測量精度和應用范圍。因此，設計出具備高精度、高速度的參數測量單元的數字測試儀具有很高挑戰性。

本文提出了一種高速度高精度的參數測量單元。該單元應用于數字測試儀,具備16通道選通測試能力和可編程指令集，同時(shí)自帶的PID循環(huán)驗證和Kelvin四線(xiàn)連接技術(shù)可以有效提高整個(gè)模擬參數測量精度，使測量?jì)x在低于50Ω的負載情況下仍能維持不超過(guò)千分之一的測試誤差。

數字測試儀框架
數字測試儀框架如圖1所示，采用Cyclone系列的FPGA作為主控制芯片。該芯片能夠有效控制各種高速并行D/A、A/D進(jìn)行測試；同時(shí)對大量的通道選通繼電器、存儲器陣列、數字信號采集芯片等進(jìn)行準確控制。由圖1可以看出，測試儀的模塊很多，但需要指出的是模擬參數單元占到了整個(gè)面積和成本的三分之一以上，這也顯示了參數測量單元的重要性。

圖1 數字測試儀架構圖

參數測試單元硬件設計
1 測試單元整體架構
參數測試單元如圖2所示，總共包括了三大部分，第一部分參數測試通道主要由各種功能的通道組成，包含了16個(gè)參數測量通道用來(lái)測試芯片的16個(gè)引腳；以及多個(gè)輔助引腳，這些輔助引腳可以輔助Kelvin連接評估傳輸線(xiàn)阻抗和模擬總線(xiàn)交互功能。

圖2 參數測試單元架構

這些測試通道由測量單元的第二部分：繼電器陣列組控制。繼電器除了對測試通道進(jìn)行開(kāi)關(guān)控制外，還能夠控制該單元的功能操作和時(shí)序操作，對測試精度有很大的影響。同時(shí),這些繼電器具備可編程功能,能夠根據用戶(hù)需求適時(shí)更改。提高了整個(gè)測試系統的靈活性，有助于系統以后的升級。