基于FPGA的掃頻信號源的研究與設計

掃頻技術(shù)是電子測量中的一種重要技術(shù)，廣泛用于調頻放大器、寬頻帶放大器、各種濾波器、鑒相器以及其他有源或無(wú)源網(wǎng)絡(luò )的頻率特性的測量。掃頻信號源是整個(gè)測量系統設計的關(guān)鍵環(huán)節之一，隨著(zhù)被測量的頻率和精度要求的不斷提高，由傳統的晶體振蕩器設計的掃頻信號源已不能滿(mǎn)足要求。因此，近年來(lái)出現一種直接數字頻率合成技術(shù)(DDS)，它采用數字電路合成所需波形，具有精度高、產(chǎn)生信號信噪性能好、頻率分辨率高、轉換速度快等優(yōu)點(diǎn)。本文設計的掃頻信號源是基于DDS技術(shù)，并在A(yíng)ltera公司的EP2C20上實(shí)現邏輯綜合、布局布線(xiàn)、時(shí)序仿真及功能驗證。DDS電路、掃頻信號的控制及顯示電路均集成在FPGA中實(shí)現了片內集成，不僅減小了電路尺寸，而且還增強了抗干擾性，使可靠性得到了進(jìn)一步的提高。該掃頻信號源克服了傳統掃頻信號源電路復雜、價(jià)格昂貴、體積龐大等缺點(diǎn)，具有掃頻和點(diǎn)頻兩種頻率輸出方式及測頻、掃速控制等功能。

1 掃頻技術(shù)的原理

將正弦信號加入線(xiàn)性時(shí)不變系統，其穩態(tài)響應是與輸入信號相同頻率的正弦量，但它的幅值和相位則決定于具體系統的動(dòng)態(tài)特性。為此，就需要分析在正弦信號作用下，一定頻率范圍內系統的輸出量和輸入量的幅值比和相位的變化規律，即系統的頻率特性。一個(gè)系統輸出量與輸入量之比稱(chēng)為頻率響應函數。即：

其中，頻率響應的模A(ω)=OH(ω)O是表征輸出與輸入的幅度之比，稱(chēng)為系統的幅頻特性。頻率響應的相位φ(ω)= ∠H(ω)是表征輸出與輸入的相位之差，稱(chēng)為系統的相頻特性。

為了測量系統的頻率響應，可以對系統采用逐點(diǎn)掃描的方法，也可以采用掃頻的方法。采用掃頻的方法通常需要利用掃頻信號發(fā)生器產(chǎn)生一定頻率范圍的掃頻信號，并將這一信號加到被測系統的輸入端。同時(shí)，測出該系統對應的掃頻輸出。則測出的輸出信號與對應的輸入信號幅度之比就是系統的幅頻特性。輸出信號與對應的輸入信號的相位之差就是系統的相頻特性。

2基于DDS技術(shù)掃頻信號源的設計與實(shí)現

2.1 DDS掃頻信號源系統組成原理

掃頻信號源是掃頻儀的重要組成部分，用于產(chǎn)生測試的正弦掃頻信號。其輸出的掃頻信號應是等幅的，掃頻范圍應是可調的，掃頻規律可以是線(xiàn)性?huà)哳l或對數掃頻。本系統以FPGA為平臺，運用DDS技術(shù)實(shí)現掃頻信號源。與傳統的頻率合成器相比，DDS是實(shí)現電子設備全數字化的一個(gè)關(guān)鍵技術(shù)。DDS中主要包括頻率控制寄存器、相位累加器和正弦計算器3部分。其中，頻率控制寄存器用來(lái)裝載并寄存用戶(hù)輸入的頻率控制字。相位累加器則根據頻率控制字在每個(gè)時(shí)鐘周期內進(jìn)行相位累加，得到正弦波的相位值；正弦計算器則計算數字化正弦波的幅度。DDS輸出的一般是數字化的正弦波，因此還需經(jīng)過(guò)D／A轉換器和低通濾波器才能得到一個(gè)可用的模擬信號。

本文設計的以FPGA為實(shí)現平臺的DDS掃頻信號源原理圖如圖1所示，DDS所產(chǎn)生的是固定頻率的信號，其頻率控制字FSW與輸出信號，fout和參考頻率的fc之間的關(guān)系為：

掃頻信號源只需在DDS原理圖的基礎上增加頻率累加器，每來(lái)一個(gè)時(shí)鐘脈沖，頻率累加器根據起始頻率和頻率增量產(chǎn)生瞬時(shí)頻率，然后經(jīng)過(guò)相位累加器運算輸出掃頻信號的瞬時(shí)相位，以此相位值尋址正弦值存儲表，通過(guò)查表得到與相位值對應的幅度量化值；在下個(gè)周期來(lái)臨時(shí)，頻率累加器一方面將在上一個(gè)時(shí)鐘周期作用后所產(chǎn)生的新的頻率數據反饋到頻率加法器的輸入端，以使頻率加法器繼續累加，頻率累加的瞬時(shí)值與上一個(gè)周期相位累加器反饋到相位加法器輸入端的數據累加，然后再依此周期累加的相位值重新尋址正弦值存儲表，得到對應的幅度量化值。

掃頻信號源頻率分辨率fstep直接取決于DDS的頻率最小分辨率△fmin計算公式如下：