基于LVDS技術(shù)的實(shí)時(shí)圖像測試裝置的設計
加入技術(shù)交流群
1 LVDS技術(shù)簡(jiǎn)介
LVDS技術(shù)的核心是采用極低的電壓擺幅高速差動(dòng)傳輸數據，可以實(shí)現點(diǎn)對點(diǎn)或一點(diǎn)對多點(diǎn)的連接，具有低功耗、低誤碼率、低串擾和低輻射等特點(diǎn)，其傳輸介質(zhì)可以是銅質(zhì)的PCB連線(xiàn)，也可以是平衡電纜。LVDS在對信號完整性、低抖動(dòng)及共模特性要求較高的系統中得到了越來(lái)越廣泛的應用[1]。
圖1為L(cháng)VDS器件單工通信基本原理框圖。它由一個(gè)驅動(dòng)器、差分互連單元和一個(gè)接收器組成。驅動(dòng)器和接收器主要完成信號電平和傳輸方式轉換，它不依賴(lài)于特定的供電電壓，很容易遷移到低壓供電的系統中去，而性能不變?；ミB單元包含電纜、PCB上差分導線(xiàn)對以及匹配電阻。
2 系統總體方案設計
系統采用USB接口電路實(shí)現計算機與FPGA的數據傳輸，以L(fǎng)VDS串行器與解串器構建實(shí)時(shí)圖像的發(fā)送與接收電路。系統的原理框圖如圖2所示。
系統的工作原理為：計算機將控制命令及實(shí)時(shí)圖像數據經(jīng)由USB接口發(fā)送給FPGA，FPGA將實(shí)時(shí)圖像數據部分存儲到高速SRAM，然后根據控制命令將SRAM中數據傳送給LVDS串行器；另外，FPGA還需將回讀的實(shí)時(shí)圖像數據以20 MB/s的速度經(jīng)由USB接口發(fā)送給計算機進(jìn)行處理。
3 系統結構組成及其實(shí)現
3.1 USB接口實(shí)現
本系統所使用的USB單片機選用Cypress公司開(kāi)發(fā)的EZ-USB FX2芯片CY7C68013。該芯片集成了51單片機內核、USB2.0收發(fā)器、串行接口引擎(SIE)、4 KBFIFO存儲器以及通用可編程接口等模塊，這些模塊則保證了CY7C68013可與外圍器件實(shí)現無(wú)縫的、高速的數據傳輸[2]。用戶(hù)在使用該單片機與外圍設備進(jìn)行數據傳輸時(shí)，只需直接利用GPIF接口來(lái)實(shí)現與外圍設備之間的邏輯連接，就可以進(jìn)行高速數據的傳輸。CY7C68013的GPIF接口有16位數據線(xiàn)，6個(gè)RDY信號和6個(gè)CTL信號。其中RDY信號為等待信號，GPIF可連續采樣RDY信號。通常用來(lái)等待指定信號的某個(gè)狀態(tài)出現，以確定GPIF下一步動(dòng)作。CTL信號為控制輸出信號。通常用作選通信號、非總線(xiàn)輸出信號以及產(chǎn)生簡(jiǎn)單的脈沖信號[3]。 CY7C68013在高速模式下,發(fā)送數據的碼率可達到480 Mb/s，因此可將20 MB/s的實(shí)時(shí)圖像數據實(shí)時(shí)地傳送給計算機[2]。
本系統的USB傳輸部分主要實(shí)現將計算機發(fā)出的控制命令及實(shí)時(shí)圖像數據發(fā)送給FPGA，并將回讀的實(shí)時(shí)圖像數據發(fā)送給計算機。計算機發(fā)送的命令信號通過(guò)CY7C68013的PE端口傳送給FPGA，實(shí)時(shí)圖像數據通過(guò)CY7C68013的GPIF接口發(fā)送給FPGA或上傳給計算機。由于USB與FPGA的傳輸速度不一致，所以還應在FPGA中設置兩個(gè)軟FIFO，分別用于圖像數據的上傳與下發(fā)。
3.2 LVDS數據發(fā)送與接收部分
本系統采用美國TI公司的10位總線(xiàn)型LVDS芯片SN65LV1023A和SN65LV1224A實(shí)現實(shí)時(shí)圖像的高速數據傳輸和回采。兩者發(fā)送和接收10 bit并行數據的速率在10 MHz~60 MHz之間。由于數據在并串轉換時(shí)，SN65LV1023A會(huì )自動(dòng)加上1位起始位和1位停止位,則串行數據發(fā)送的實(shí)際速率為120 Mb/s~792 Mb/s之間。LVDS串行器和解串器都需一個(gè)外部時(shí)鐘。只有這兩個(gè)外部時(shí)鐘頻率同步時(shí)，串行器和解串器才能正常通信。利用FPGA內部時(shí)序邏輯，完全能夠解決工作時(shí)鐘頻率同步的問(wèn)題。
評論