基于PCIe總線(xiàn)的超高速信號采集卡的設計
加入技術(shù)交流群
4．2 系統采集時(shí)序控制
系統控制模塊完成采集數據上傳、主機命令的下發(fā)和執行：系統控制采用有限狀態(tài)機的控制方式，如圖5所示。當系統上電后控制器默認進(jìn)入初始化狀態(tài)，完成默認參數的配置，包括采樣頻率、采樣深度、觸發(fā)方式、時(shí)鐘源的選擇、模擬輸入的量程和耦合方式等，初始化執行完畢后進(jìn)入空閑狀態(tài)，等待接收主機命令和執行操作；當接收到啟動(dòng)采集的命令后，控制器首先將AD輸入的數據總線(xiàn)掛接在內存A數據總線(xiàn)上，并啟動(dòng)內存A的DDR2控制器執行寫(xiě)操作；當內存A存儲到軟件設定的深度或存滿(mǎn)時(shí)，切換AD輸入的數據總線(xiàn)掛接在內存B數據總線(xiàn)上，啟動(dòng)內存B的DDR2控制器執行寫(xiě)入操作，同時(shí)通過(guò)DMA中斷通知主機，等待主機上傳內存A中的數據；如此反復循環(huán)工作，直到收到主機停止采集
的命令再返回到空閑狀態(tài)。本文引用地址：http://dyxdggzs.com/article/195369.htm
5 結束語(yǔ)
本文介紹了基于PCIe高速串行總線(xiàn)和FPGA控制器的超高速信號采集卡的設計技術(shù)，實(shí)現了不間斷采樣和連續傳輸等關(guān)鍵技術(shù)。采集到的信號頻譜見(jiàn)圖6。該采集卡已應用于某雷達偵察和干擾系統，取得了良好的效果，具有重要的實(shí)用價(jià)值。
評論