基于PCIe總線(xiàn)的超高速信號采集卡的設計

2 雙路高速高精度A／D轉換器設計
高速A／D轉換器模塊是采集卡工作的最前端，它的設計優(yōu)劣將決定著(zhù)采集卡的性能指標。其中信號調理部分的功能就是在保證待測信號不失真的前提下，對輸入的信號進(jìn)行低噪聲放大、濾波等處理。由于待采集的信號為高頻信號，需要進(jìn)行阻抗匹配和前置放大，可以選用低失真的有源放大器或射頻變壓器。有源放大器的優(yōu)點(diǎn)是輸入動(dòng)態(tài)范圍大，在一定帶寬內增益可調，缺點(diǎn)是有源設計會(huì )引入一定噪聲；射頻變壓器的優(yōu)點(diǎn)是無(wú)源設計、帶寬相對高，缺點(diǎn)是增益固定不可調，輸入信號的幅度受到限制，并且給系統帶來(lái)插入損耗。綜合考慮系統設計指標要求，本系統選用TI公司的THS4509放大器作為信號調理器件，該運放具有非常好的寬帶特性，增益設置為10 dB時(shí)，-3 dB帶寬達l900 MH-z，單電源供電以及輸出共模電壓可調的特性使得THS4509非常適合于高性能的信號采集系統中；考慮到目前市場(chǎng)上難以得到單片A／D轉換器可以達到800 MHz／s采樣率和14 bit分辨率的設計指標，因此采用了兩片ADS5474作為本采集卡的A／D轉換器，該A／D轉換器的最高采樣率為400MHz／s，14 bit的分辨率，-3 dB帶寬達l 400 MHz，LVDS電平的信號輸出可以直接連接至FPGA處理器，方便了系統設計，兩片ADS5474 工作于交叉采樣模式，達到了等效于800 MHz／s的采樣效果。
信號采集是連續的，而數據的上傳是由主機軟件通過(guò)DMA方式間斷獲取，因此需要設計大容量的存儲器以緩存數據，同時(shí)為了達到不間斷采集目的，設計了兩塊存儲區采用乒乓緩存的工作方式，即一塊存儲區用于緩存A／D轉換器高速數據時(shí)，另一塊存儲區用于將先前已存儲的數據上傳。大容量?jì)却娌捎肕icron公司的內存模塊MT4HTF3264HY-53E，該內存模塊容量256 MB，數據總線(xiàn)寬度64 bit，采用SODIMM封裝形式，數據訪(fǎng)問(wèn)帶寬最高可達4．3 GB／s，遠超出本系統的需求。
當采集卡工作于最高采樣率800 MHz／s、14 bit分辨率時(shí)，轉換的數據率將會(huì )達到1．6 GB／s，給后續的數據傳輸帶來(lái)非常大的壓力。常用的總線(xiàn)如PCI，PXI等已經(jīng)滿(mǎn)足不了如此高的速率要求，本系統采用了8通道的PCIe總線(xiàn)來(lái)實(shí)現高速數據傳輸，每通道運行速率2．5 Gb／-s，采用8b／10b編解碼方式工作，可以得到總數據帶寬約2 GB／s，達到實(shí)時(shí)傳輸數據的要求。

3 基于IPCORE的PCIe控制接口設計
PCIe接口控制電路是本采集卡的關(guān)鍵模塊，通過(guò)PCIe控制核完成主機與采集卡的數據交互。PCIe擁有多種組件類(lèi)型，每一類(lèi)型均采用了復雜的系統級折衷方案，以滿(mǎn)足嚴格的設計目標。為了能加快產(chǎn)品研發(fā)進(jìn)度，本設計采用Xilinx公司的Logicore IP for PCI Express來(lái)設計PCIe高性能互連設計接口，該IP核占用FPGA資源少、功耗低，包含有物理層、數據鏈路層、傳輸協(xié)議層和配置空間。如圖3所示，層與層之間有明確的分工，相比PCI總線(xiàn)不分層的協(xié)議描述更加抽象，傳輸協(xié)議層與數據鏈路層負責將采集到的數據按批次組包，包在層與層之間傳遞時(shí)會(huì )附加對應的校驗和幀信息。PCIe標準使用應答重傳機制，在數據鏈路層包括相應的應答延遲和重傳延遲定時(shí)器，這兩個(gè)定時(shí)器收到串行解串模塊與傳輸介質(zhì)延遲的影響比較大，太小的重傳延遲往往會(huì )造成不必要的重傳，從而顯著(zhù)降低性能，因此在不同的采集環(huán)境下需要進(jìn)行針對性的調整。設計中這兩個(gè)定時(shí)器的值可以通過(guò)軟件界面進(jìn)行配置修改，通過(guò)驅動(dòng)軟件來(lái)動(dòng)態(tài)修正兩個(gè)定時(shí)器以達到采集傳輸性能的最優(yōu)化。