用高性能ADC拓展軟件定義無(wú)線(xiàn)電應用領(lǐng)域

　　超高速ADC支持電路

　　要利用ADC12D1800這樣的數據轉換器獲得高性能表現，必須保證支持電路的性能與數據轉換器本身相當。支持電路的要素包括：高性能，低抖動(dòng)時(shí)鐘源；用來(lái)驅動(dòng)ADC輸入的高線(xiàn)性、低噪聲放大器或平衡-非平衡變壓器；用來(lái)采集和處理Gbps級數據的高速FPGA或ASIC技術(shù)。

　　產(chǎn)生GHz級的時(shí)鐘信號

　　數據轉換系統中最重要的子電路之一就是時(shí)鐘源，時(shí)鐘信號的精度直接影響轉換器的動(dòng)態(tài)性能。時(shí)鐘源必須具有非常微小的時(shí)鐘抖動(dòng)和相位噪聲。一個(gè)完美的時(shí)鐘發(fā)生器應該總是在相同的時(shí)間間隔發(fā)出時(shí)鐘沿。而在實(shí)際操作中，時(shí)鐘沿到來(lái)的時(shí)間間隔總是不斷變化的。由于時(shí)鐘信號的不確定性，采樣波形的信噪比(SNR)可能不盡如人意。時(shí)序不確定性/時(shí)鐘抖動(dòng)越嚴重，對ADC基底噪聲的影響越惡劣，因此信噪比越低。采樣時(shí)鐘信號的諧波也會(huì )混雜在模擬輸入信號中，導致互調失真(IMD)和噪聲功率比(NPR)性能下降。因此，需要具有出色雜散噪聲性能的低抖動(dòng)時(shí)鐘源。抖動(dòng)產(chǎn)生的噪聲未超過(guò)量化噪聲(1/2LSB)時(shí)，來(lái)自所有信號源的可容忍最大時(shí)鐘抖動(dòng)(Tj)可由以下簡(jiǎn)單公式進(jìn)行計算：

　　如果輸入電壓(VIN)優(yōu)化后等于A(yíng)DC的滿(mǎn)量程電壓(VINFSR)，那么時(shí)鐘抖動(dòng)要求便成為ADC分辨率(N位)和輸入采樣頻率(fin)的一個(gè)影響因素?？捎靡韵鹿接嬎銤M(mǎn)足期望信噪比規格所要求的時(shí)鐘抖動(dòng)：

　　當輸入頻率為奈奎斯特(Nyquist)采樣率(1.8GSPS轉換率對應的輸入頻率為900MHz)，60dB信噪比對應的整體時(shí)鐘抖動(dòng)為180fs。這種極低的時(shí)鐘抖動(dòng)可用LMX2541配合適當的基準振蕩器，或者用最高頻率1.0GSPS的LMK04000系列的ADC12D1000來(lái)實(shí)現。這兩種方案的雜散諧波失真性能都不會(huì )限制模數轉換器的動(dòng)態(tài)性能。表1列出了關(guān)于美國國家半導體LMK0X000時(shí)鐘產(chǎn)品的詳細信息。

　　模擬輸入電路只有兩種組件可供選擇：寬帶差分放大器或者平衡-不平衡變壓器(要實(shí)現最優(yōu)動(dòng)態(tài)性能，模擬輸入必須為差分驅動(dòng)方式)。由于變壓器是無(wú)源器件，因此沒(méi)有任何功耗。輸入功率基本等于輸出功率，只是在變壓器繞組上有輕微損耗。由于變壓器是無(wú)源器件，因此失真通常小于差分放大器。但是在使用變壓器時(shí)，難以在維持阻抗與ADC輸入匹配的同時(shí)控制信道增益。此外，變壓器比高性能差分放大器更容易發(fā)生增益和相位失配。放大器可以提供高增益(固定和可變的)、直流耦合和ADC輸入保護。帶有輸出箝位功能的放大器對防止過(guò)高的模擬輸入非常有幫助。在變壓器輸出端使用快速箝位二極管通常不可行，因為增加的這個(gè)電容將使信號帶寬和動(dòng)態(tài)性能降低。

　　ADC12D1800的滿(mǎn)量程差分輸入電壓為0.8V p-p。雖然不會(huì )立刻體現出來(lái)，但這個(gè)相對較小的滿(mǎn)量程范圍有它潛在的好處。其它超高速ADC依靠較寬的輸入VINFSR(>2V p-p)電壓來(lái)試圖獲得盡可能高的信噪比。盡管理論上可行，但實(shí)際上一個(gè)2V p-p的高頻信號通過(guò)平衡-非平衡變壓器或者差分放大器之后很難保持低失真。當信號幅值增加，尤其是信號頻率也提高時(shí)，幅值與相位匹配將變差。而且幅值越高，諧波和非諧波失真也會(huì )越嚴重。

　　同樣值得注意的是，由于要求的時(shí)鐘源抖動(dòng)性能和VIN/VINFSR之比相關(guān)，通過(guò)使模擬輸入低于標稱(chēng)VINFSR來(lái)最大化放大器或平衡-非平衡的失真性能，可以補償高VINFSR值的影響，這將會(huì )對時(shí)鐘源產(chǎn)生更加嚴格的要求。推薦用LMH6554和LMH6517這兩款放大器來(lái)驅動(dòng)ADC12D1X00系列ADC。