基于FPGA的視頻信號發(fā)生器設計

摘要：目前數字相機逐步取代模擬相機應用在光電測量設備中，因此圖像處理器也逐漸轉化為接收數字視頻的接口，對數字圖像處理器檢測的信號發(fā)生器的研制也變得十分迫切。本文介紹了一種基于FPGA的兩種數字視頻格式輸出的視頻發(fā)生器，它可以產(chǎn)生LVDS制式的數字視頻信號和CamerLink制式的數字視頻信號，而且可以通過(guò)串口對產(chǎn)生的視頻中的目標大小、運動(dòng)速度、灰度及背景灰度進(jìn)行實(shí)時(shí)更改。它滿(mǎn)足了對數字視頻輸入的圖像處理平臺的檢測，具有一定應用前景。
關(guān)鍵詞：現場(chǎng)可編程門(mén)陣列；視頻發(fā)生器；LVDS；圖像處理平臺

0 引言
在光電測量系統中，需要圖像處理器進(jìn)行圖像采集、處理。而為了對圖像處理器的圖像采集能力及處理能力進(jìn)行評估、檢測，常常需要對圖像處理器輸入特定視頻，進(jìn)行各項功能測試。目前隨著(zhù)數字化相機的廣泛應用，圖像處理器多采用數字化接口。而且對圖像處理器的檢測要求信號發(fā)生器產(chǎn)生的視頻內容越來(lái)越豐富，幀頻越來(lái)越高，而目前檢測圖像處理器的信號發(fā)生器多是標準的模擬視頻輸出，如文獻提出的模擬視頻發(fā)生器，有的雖然能產(chǎn)生數字視頻但內容是固定的，如果對內容進(jìn)行更改則需要對數字視頻信號發(fā)生器重新編程以達到要求，比較麻煩，不能滿(mǎn)足日益復雜的要求。因此靈活改變視頻內容的數字視頻信號發(fā)生器的研制變得十分迫切。本文提出一種數字視頻信號發(fā)生器的設計方法，此方法可以同時(shí)得到LVDS和CamerLink制式的視頻，供數字化圖像處理器檢測使用。本文提出的設計方法除可以脫離計算機獨立使用外，如果想實(shí)時(shí)更改信號發(fā)生器輸出視頻的各項參數，無(wú)需重新改寫(xiě)程序，只需把該信號發(fā)生器通過(guò)串口連接到計算機上，即可通過(guò)人機交互的方式對視頻中的目標灰度、背景灰度，目標大小、目標運動(dòng)速度進(jìn)行更改。此外目標的背景還可以從板卡上的SDRAM中選取。與以往的視頻信號發(fā)生器相比，本文提出的信號發(fā)生器除能產(chǎn)生多種數字化視頻外，還能靈活更改所產(chǎn)生的視頻各項參數，因此具有一定應用價(jià)值。

1 硬件組成
數字視頻發(fā)生器主要卣FPGA模塊、單片機模塊、串行通信模塊、TTL轉L,VDS模塊、FTL轉CamerL,ink模塊、SDRAM模塊組成，整個(gè)系統框圖如圖1所示。

1．1 工作原理
數字式視頻信號主要由行同步、幀同步、像素時(shí)鐘、圖像數據組成。其中行同步?jīng)Q定一行的起始位置，幀同步?jīng)Q定一幀圖像的起始位置，像素時(shí)鐘決定一行有多少列圖像數據。根據數字圖像的組成，可以看出如果想要生成一幅數字圖像，必須包含上述要素。其行幀信號同圖像的關(guān)系如圖2所示，其中VSYN表示幀同步信號，HSYN表示行同步信號。