基于BIST的IP核測試方案 作者： 時(shí)間：2011-11-30 來(lái)源：網(wǎng)絡(luò ) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對面交流海量資料庫查詢(xún) 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 此模式選擇模塊實(shí)現狀態(tài)之間的切換，電路簡(jiǎn)單，易于實(shí)現。 5 結束語(yǔ) BIST為嵌入式內核的測試提供了一個(gè)可解決的方案，其測試效果明顯，故障覆蓋率較高，實(shí)現簡(jiǎn)單。通過(guò)加入測試外殼可以實(shí)現對IP核的訪(fǎng)問(wèn)、隔離、控制，有效地提高了IP核的可測性。但是采用BIST會(huì )使電路面積增加額外開(kāi)銷(xiāo)，必須在IP核的可測性和面積之間進(jìn)行權衡。 上一頁(yè) 1 2 下一頁(yè)
加入技術(shù)交流群
評論