基于A(yíng)D9225的12位高速ADC的存儲電路設計與實(shí)現

在高速數據采集中,高速ADC的選用和數據的存儲是兩個(gè)關(guān)鍵問(wèn)題。本文介紹一種精度為12位、采樣速率達25Msps的高速模數轉換器AD9225,并給出其與8位RAM628512存儲器的接口電路。由于存儲操作的寫(xiě)信號線(xiàn)是關(guān)鍵所在,故給出其詳細的獲取方法。

關(guān)鍵詞 高速ADC 高速數據采集 AD9225

1 AD9225的結構

　　AD9225是ADI公司生產(chǎn)的單片、單電源供電、12位精度、25Msps高速模數轉換器,片內集成高性能的采樣保持放大器和參考電壓源。AD9225采用帶有誤差校正邏輯的四級差分流水結構,以保證在25Msps采樣率下獲得精確的12位數據。除了最后一級,每一級都有一個(gè)低分辨率的閃速A/D與一個(gè)殘差放大器（MDAC）相連。此放大器用來(lái)放大重建DAC的輸出和下一級閃速A/D的輸入差,每一級的最后一位作為冗余位,以校驗數字誤差,其結構如圖1所示。

圖1 AD9225結構圖

2 AD9225的輸入和輸出

　?。?） 時(shí)鐘輸入

　　AD9225采用單一的時(shí)鐘信號來(lái)控制內部所有的轉換,A/D采樣是在時(shí)鐘的上升沿完成。在25Msps的轉換速率下,采樣時(shí)鐘的占空比應保持在45％~55％之間;隨著(zhù)轉換速率的降低,占空比也可以隨之降低。在低電平期間,輸入SHA處于采樣狀態(tài);高電平期間,輸入SHA處于保持狀態(tài)。圖2為其時(shí)序圖。圖2中：

圖2 AD9225時(shí)序圖

　　tch——高電平持續時(shí)間,最小值為18 ns;
　　tcl——低電平持續時(shí)間,最小值為18 ns;
　　tod——數據延遲時(shí)間,最小值為13 ns。

　　從時(shí)序圖可以看出：轉換器每個(gè)時(shí)鐘周期（上升沿）捕獲一個(gè)采樣值,三個(gè)周期以后才可以輸出轉換結果。這是由于A(yíng)D9225采用的四級流水結構,雖然可以獲得較高的分辨率,但卻是以犧牲流水延遲為代價(jià)的。

　?。?） 模擬輸入AD9225的模擬輸入引腳是VINA、VINB,其絕對輸入電壓范圍由電源電壓決定：

　　其中, AVSS正常情況下為0 V,AVDD正常情況下為+5 V。

　　AD9225有高度靈活的輸入結構,可以方便地和單端或差分輸入信號進(jìn)行連接。采用單端輸入時(shí),VINA可通過(guò)直流或交流方式與輸入信號耦合,VINB要偏置到合適的電壓;采用差分輸入時(shí),VINA和VINB要由輸入信號同時(shí)驅動(dòng)。

　?。?） 數字輸出

　　AD9225 采用直接二進(jìn)制碼輸出12位的轉換數據,并有一位溢出指示位（OTR）,連同最高有效位可以用來(lái)確定數據是否溢出。圖3為溢出和正常狀態(tài)的邏輯判斷圖。