高速信號采集與數據形成系統硬件設計

　　根據設計要求，兩片ADC的復位信號同樣需要滿(mǎn)足時(shí)序的同步要求。復位信號由FPGA產(chǎn)生以后，FPGA輸出的復位信號分別送入兩片AD芯片的DCLK_RST端，對兩片ADC進(jìn)行同步復位。

　?。?）控制信號

　　該AD轉換器的控制接口有兩種，一種是通過(guò)電平控制，另一種可以通過(guò)SPI口的復雜控制，通過(guò)復雜控制可以在擴展模式下使用該款AD的所有功能。

　　4 AD與FPGA的數據接口電路

　　單片ADC的輸出位寬為32Bit，32位并行輸m數據采用一片Vertix5 FPGA接收，并進(jìn)行串并轉換，對高速采樣數據進(jìn)行降速、緩存。

　　Vertex-5是Xilinx推出的Vertex系列的第五代產(chǎn)品，它有24個(gè)RocketlO收發(fā)器，工作在100Mbps到3．2Gbps之間，內建PCI Express模塊和三重模式以太網(wǎng)媒體訪(fǎng)問(wèn)控制器（MAC）模塊，支持LVDS，LVPECL等多種信號接口。

　　每片ADC輸出信號包括32Bit采樣輸出數據、一路數據同步時(shí)鐘（DCLK），一路采樣溢出信號（OR），和一路自檢驗進(jìn)行中的指示信號（CalRun），以上各信號除了CalRun輸出電平均為L(cháng)VDS。

　　
　　圖4 LVDS工作原理

　　LVDS（Low Voltage Differential）是一種小振幅差分信號標準。LVDS的典型工作原理如圖一所示，最基本的LVDS器件就是LVDS驅動(dòng)器和接收器。LVDS的驅動(dòng)器由驅動(dòng)差分線(xiàn)的電流源組成，電流通常為3．5mA。LVDS接受其具有很高的輸人電阻，因此驅動(dòng)器輸出的大部分電流都流過(guò)100的匹配電阻，并在接受器的輸入端產(chǎn)生大約350mV的電壓，當驅動(dòng)器翻轉時(shí)，它改變流經(jīng)電阻的電流方向，因此產(chǎn)生有效的邏輯1和邏輯0狀態(tài)。LVDS具有高速、超低功耗、低噪聲和低成本的優(yōu)良特性。

　　LVDS在板級設計中應注意以下幾點(diǎn)：（1）盡量保持差分線(xiàn)的等間距與等長(cháng)，防止引起信號間的相位差而導致的輻射，兩條差分線(xiàn)之間的距離應盡可能近，使接收器的共模抑制能力增強。（2）保持LVDS信號線(xiàn)的PCB電線(xiàn)返回路徑的連續。不要跨越分割，否則跨越分割部分的傳輸線(xiàn)會(huì )因為缺少參考平面或參考平面的不連續而導致阻抗的不連續。（3）盡量避免過(guò)多的打孔，在滿(mǎn)足流過(guò)電流的前提下，孔徑越小，所產(chǎn)生的容性感性越小。（4）避免使用導致阻抗不連續的90度拐角走線(xiàn)，應采用圓弧或135度折線(xiàn)來(lái)代替。（5）使用終端電阻實(shí)現對差分線(xiàn)的最大匹配，匹配電阻起到吸收負載反射信號的作用，差分阻抗一般控制在85～115之間。

　　5 FPGA的RocketlO收發(fā)器接口的設計

　　Vertex5的RocketIO收發(fā)器采用第四代千兆位級收發(fā)器技術(shù)，傳輸速度在100Mbps到3．75Gbp之問(wèn)。在3．75Gbps下每個(gè)通道的功率均低于100mW，是業(yè)內最低的功耗。采用了先進(jìn)的TX／RX均衡技術(shù)，便于在一些通道上調節收發(fā)器，以便實(shí)現可靠的操作。內置式的PRBS收發(fā)器和檢驗器簡(jiǎn)化了特征說(shuō)明和調試。

　　本系統使用Vertex5的RocketlO收發(fā)器實(shí)現了采樣數據的串行輸出。為了保證RocketlO收發(fā)器能可靠地工作，硬件電路設計需要遵循一定的要求，需要考慮到以下幾個(gè)方面。

　?。?）參考時(shí)鐘設計：

　　RocketlO收發(fā)器需要高精度的差分時(shí)鐘，本系統采用Xilinx推薦的高頻低抖動(dòng)的Epson EG-2121CA差分輸出（LVDS）晶陣．可提供53.125-700MHZ的頻率范圍和低的抖動(dòng)（RMS Period:3ps； Peak to Peak：25ps）．可以滿(mǎn)足設計中RocketlO模塊對參考時(shí)鐘性能的要求。

　?。?）電源設計：

　　RocketlO收發(fā)器的電源引腳對噪聲的影響比較敏感．所以需要進(jìn)行專(zhuān)門(mén)的供電，隔離外圍噪聲源的影響。每一個(gè)供電引腳有自己的LC濾波網(wǎng)絡(luò )。

　?。?）PCB設計：

　　在布線(xiàn)時(shí)應特別注意，由于傳輸信號的頻率很高，所以差分信號線(xiàn)在長(cháng)度上要盡量匹配，嚴重的失配會(huì )產(chǎn)生嚴重的抖動(dòng)和不可預知的時(shí)序問(wèn)題。

　　6 結束語(yǔ)

　　本文詳細介紹了一種基于高速轉換芯片ADC08D1500和高端的FPGA Vertex-5的采集系統的設汁，此采集系統的速度達到了1.5G，可以應用在現代寬帶通信中。該系統具有體積小，功耗低，使用靈活方便等特點(diǎn)。特別是RocketlO收發(fā)器的應用，極大的提高了芯片之間信號傳輸的速度和可靠性，對于提高雷達的整體性能起到了很大的作用。

　　文章創(chuàng )新點(diǎn)：基于Vertex5和ADC08D1500的信號采樣與數據形成系統，使用Vertex5的RocketlO收發(fā)器采用第四代千兆位級收發(fā)器技術(shù)使用實(shí)現了采樣數據的串行輸出。