Cadence公布工業(yè)界第一個(gè)完整的針對千兆位速度的PCB系統設計環(huán)境

現在，工程師終于第一次擁有了設計和實(shí)現千兆位串行接口高速PCB系統的集成環(huán)境，可以分析和約束驅動(dòng)完成跨越芯片，封裝及PCB板三個(gè)系統層面的差分信號互連。這一強大的功能帶領(lǐng)計算機和網(wǎng)絡(luò )公司走上設計一次成功之路

其它可以提高生產(chǎn)效率的優(yōu)點(diǎn)如下：
支持堆疊式芯片（stacked-die）系統封裝自動(dòng)設計的新功能
統一的，自動(dòng)生成，檢驗和管理新元件庫的環(huán)境
動(dòng)態(tài)，實(shí)時(shí)的覆銅及編輯功能
針對信號完整性模型驗證的高級分析功能

Cadence公司負責PCD系統部門(mén)的副總裁Charlie Giorgetti說(shuō)“千兆位速度的互連技術(shù)，使得系統設計者可以滿(mǎn)足市場(chǎng)上不斷增長(cháng)的帶寬的需求，同時(shí)也帶來(lái)了PCB板以及IC封裝設計上的革命，工程師們正面臨著(zhù)前所未有的信號完整性，時(shí)序以及布線(xiàn)的問(wèn)題，迫使他們關(guān)注不同的設計領(lǐng)域，從IC封裝到PCB板級去考慮,從I/O單元到I/O單元之間的高速信號互連?！?/P>

設計千兆位的串行接口
千兆位串行接口設計成功的關(guān)鍵是在整個(gè)設計流程中生成，約束，分析和管理差分信號。Allegro布局布線(xiàn)工具和SpecctraQuest信號完整性分析工具提供了在統一的約束管理系統中定義一組完善的設計規則并以此去驅動(dòng)布局布線(xiàn)的功能，從而幫助設計工程師縮短設計周期，減少大量的設計重復工作，使得設計可以一次成功。

針對堆疊式片芯設計和分析的高級封裝解決方案。
越來(lái)越多的制造廠(chǎng)商為了減少產(chǎn)品的管腳數，集成不同的工藝及縮短上市時(shí)間，開(kāi)始轉向system-in-package(SIP)技術(shù)，由此使得設計一體化的片芯堆疊封裝變得越來(lái)越具有吸引力。Cadence Advanced Package Designer工具提供一個(gè)新的多片芯堆疊設計和編輯環(huán)境，并且提供自動(dòng)的間合線(xiàn)生成功能，從而加快設計的過(guò)程，幫助制造商迅速實(shí)現產(chǎn)品的大批量生產(chǎn)。

ChipPAC公司全球設計和制造部門(mén)副總裁Bret Zahn表示：“SIP技術(shù)為制造商提供了超乎想象的性能和成本的優(yōu)勢，但同時(shí)，也使設計者面臨巨大的設計復雜片芯堆疊結構的挑戰，作為在堆疊式片芯封裝設計，裝配和測試市場(chǎng)上的領(lǐng)跑者，ChipPAC采用新的Cadence功能，提供性能最高，性?xún)r(jià)比最佳的封裝設計方案給我們的客戶(hù)?！?/P>

元件庫的自動(dòng)生成，檢驗和管理

在當今的設計中，管腳數目巨大的元件越來(lái)越普遍，建庫員正在為手工輸入，生成和檢驗這些元件數據而煩惱，PCB Librarian Expert 15.0提供的新功能可以解決這一過(guò)程的瓶頸。在新的版本中，先進(jìn)的電子元件庫開(kāi)發(fā)和管理功能包括：

采用XML實(shí)現數據驅動(dòng)的符號生成，管理和轉換
可以從Internet上輕松獲得的PDF和CSV格式的數據中，直接輸入管腳和封裝信息
在線(xiàn)的元件檢驗，支持用戶(hù)定義的公司標準
自動(dòng)的庫管理進(jìn)程，可以根據元件版本之間的變化，提供詳細的修訂不同之處的報告

動(dòng)態(tài)，實(shí)時(shí)的覆銅功能
外層覆蓋地平面，在當今復雜的高速PCB設計中已經(jīng)廣泛使用，通?？梢宰髌帘?，減少噪聲以及為敏感的子電路提供有針對性的供電。今天，由于復雜的制造要求，使得產(chǎn)生和修改這種覆銅需要浪費大量的時(shí)間，瞄準這一問(wèn)題，Allegro 15.0提供了一個(gè)改進(jìn)的實(shí)時(shí)覆銅方案，允許用戶(hù)在交互和自動(dòng)的布線(xiàn)過(guò)程中，動(dòng)態(tài)地拉變，修補覆銅，通過(guò)減少修改覆銅的重復次數，縮短設計時(shí)間。最重要的事，新的功能允許在任何時(shí)候對覆銅進(jìn)行修改，不需要任何重新生成或后處理，因而也大大簡(jiǎn)化了工程轉換的過(guò)程。

模型完整性設計環(huán)境

SpecctraQuest SI Expert解決方案提供了一個(gè)新的SPICE到IBIS轉換的模型完整性設計模塊，可以幫助用戶(hù)迅速地由SPICE模型生成IBIS模型。根據SPICE仿真計算的結果以及IBIS及緩沖器的可選項文件，用戶(hù)可以很快地產(chǎn)生一個(gè)高質(zhì)量的IBIC模型。模型完整性設計工具可以從SPICE的輸入文件中，找到電流-電壓（I-V）和電壓-時(shí)間（V-T）曲線(xiàn)中的典型值，最大值和最小值等極端情況。由于SPICE分析輸出的數據點(diǎn)數可能會(huì )遠遠大于IBIC模型中所允許的最大點(diǎn)數，模型完整性設計工具中SPICE到IBIS的轉換模塊采用了一種智能化的并且經(jīng)過(guò)驗證的最好的曲線(xiàn)擬合算法，確保生成精確的IBIS模型。