ARINC429總線(xiàn)收發(fā)器芯片DEI1016的原理及應用
加入技術(shù)交流群
關(guān)鍵詞：ARINC429；差分輸出；FIFO；可編程器件
１ 概述
目前，ＡＲＩＮＣ４２９收發(fā)器主要以Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ公司的ＤＥＩ１０１６及ＢＤ４２９來(lái)配套使用。其中ＤＥＩ１０１６提供有標準航空串行數據和１６ｂｉｔ寬數據總線(xiàn)接口。該接口電路包括一個(gè)單通道發(fā)送器、兩個(gè)獨立的接收通道和可選擇操作方式的可編程控制器。
發(fā)送器電路包括一個(gè)發(fā)送緩存器和一個(gè)控制邏輯，發(fā)送緩存器是一個(gè)８３２ｂｉｔ的ＦＩＦＯ，而控制邏輯則允許主機給發(fā)送器寫(xiě)數據塊，并通過(guò)主機使能發(fā)送器來(lái)使該數據塊自動(dòng)發(fā)送出去。數據在ＴＴＬ電平格式下經(jīng)過(guò)ＢＤ４２９電平轉換器后發(fā)送出去。而每一個(gè)接收通道都可以直接連接到ＡＲＩＮＣ４２９數據總線(xiàn)，而不需要電平轉換。
２ 引腳功能
ＤＥＩ１０１６芯片的引腳圖如圖１所示。下面是ＤＥＩ１０１６的主要特點(diǎn)：
●兩路接收和一路發(fā)送；
●環(huán)繞自測試模式；
●數據字長(cháng)為２５ｂｉｔｓ或３２ｂｉｔｓ格式；
●接收數據時(shí)進(jìn)行校驗，發(fā)送數據時(shí)產(chǎn)生校驗；
●具有８３２ｂｉｔ的發(fā)送緩存；
●采用低電源工作；
●支持多路復用ＡＲＩＮＣ數據總線(xiàn)（如４２９、５７１、５７５、７０６）。
３ 電路原理
ＤＥＩ１０１６的復位是低電平有效，外部工作時(shí)鐘為１ＭＨｚ。具有二路接收（第一路接收和第二路接收）和一路發(fā)送。要使電路正常工作，發(fā)送時(shí)需要和ＢＤ４２９配合。ＢＤ４２９是滿(mǎn)足ＡＲＩＮＣ４２９規范的、雙極數據輸入線(xiàn)驅動(dòng)器。ＤＥＩ１０１６為前級輸出，ＢＤ４２９為差分輸出。設計時(shí)，ＢＤ４２９地周?chē)觾蓚€(gè)６８ｐＦ的電容才能正常工作，而且這兩個(gè)電容至關(guān)重要。ＤＥＩ１０１６由三個(gè)基本單元組成，第一部分為接收通道，第二部分為發(fā)送通道，第三部分為主機接口。其電路結構框圖見(jiàn)圖２所示。
３．１ 接收通道
接收通道包括線(xiàn)接收器、數據接收、數據時(shí)鐘、源／目標碼譯碼器、校驗控制位、數據通道和數據錯誤條件等電路。
線(xiàn)接收器的前端是一個(gè)電平轉換器，最常用的就是ＢＤ４２９。它可以把１０Ｖ的數據信號轉換為５Ｖ內部邏輯電平。
接收數據時(shí)，接收到的每一位數據的開(kāi)始位首先被檢測，外部提供的工作時(shí)鐘（１ＭＣＫ）為１ＭＨｚ，內部接收和發(fā)送速率可以設置為十分之一或八十分之一（即１００ｋｂｐｓ或１２．５ｋｂｐｓ）。讀接收器的任一個(gè)字時(shí)，一般都需要檢測收到的信息數據的校驗位。初始化時(shí)，可以設置字長(cháng)為３２Ｂｉｔ或２５Ｂｉｔ。其３２Ｂｉｔ字長(cháng)格式如圖３所示。
為了訪(fǎng)問(wèn)接收器的數據，首先應設置接收器數據選擇輸入端（ＳＥＬ）為邏輯“０”，并通過(guò)脈沖使輸出使能端?ＯＥｎ?也置為“０”，以使得數據字１被送入到數據總線(xiàn)上；同樣，數據字２也被放到數據總線(xiàn)上。當字１、字２被讀走以后，數據準備好信號?ＤＲｎ?被復位，復位后，該信號處于三態(tài)；如果新數據到了，而以前的數據又沒(méi)有被讀取，此時(shí)如果數據準備好信號沒(méi)有復位，則新數據不能覆蓋ＦＩＦＯ中的數據；如果一個(gè)完整的數據沒(méi)有讀完就出現錯誤，接收器將復位，同時(shí)忽略該數據或者該幀數據。如果希望測試該芯片是否正常工作，也可以通過(guò)設置為自測試模式，即將ＤＥＩ１０１６的發(fā)送直接在內部接到第一路接收，并將反相接到第二路，然后發(fā)送數據，并比較發(fā)送和接收，以判斷ＤＥＩ１０１６的工作狀況。３．２ 發(fā)送通道
發(fā)送通道包括８３２ｂｉｔ ＦＩＦＯ、校驗產(chǎn)生器、發(fā)送器定時(shí)器和一個(gè)ＴＴＬ輸出電路。其中８３２ｂｉｔ ＦＩＦＯ 可由用戶(hù)進(jìn)行操作（如裝載、使能、非使能等）；通過(guò)裝載發(fā)送器數據字（ＬＤ１）或者（ＬＤ２）脈沖沿可以把第一個(gè)１６位字（字１）或第二個(gè)１６位字（字２）放到數據線(xiàn)上；ＬＤ１總是先于ＬＤ２。如果緩存已滿(mǎn)且新數據已被ＬＤ１和ＬＤ２脈沖沿打入，緩存里的最后一個(gè)３２位字將被覆蓋；而當ＥＮＴＸ為邏輯“１”時(shí)，ＦＩＦＯ時(shí)鐘被激活，同時(shí)，數據被串行移到發(fā)送器驅動(dòng)器上；然后在發(fā)送時(shí)鐘（ＴＸＣＬＫ）１ＭＨｚ下通過(guò)ＤＯ?Ａ?和ＤＯ?Ｂ?差分輸出，ＤＥＩ１０１６和ＢＤ４２９連接見(jiàn)圖４所示。
３．３ 主機接口
ＣＰＵ外圍Ｉ／Ｏ設備的接口芯片一般都有片選、讀、寫(xiě)信號和選擇片內寄存器的若干地址線(xiàn)。但ＤＥＩ１０１６有點(diǎn)特殊，它的每一個(gè)寄存器操作信號都需要對ＣＰＵ信號進(jìn)行譯碼產(chǎn)生。因此，選擇ＣＰＵ時(shí)，最好直接選擇外部數據總線(xiàn)為１６Ｂｉｔ以上的ＣＰＵ，如ＴＩ公司的ＴＭＳ３２０Ｆ２４０等。
４?。模牛桑保埃保兜膽?/B>
４．１ ＤＥＩ１０１６與ＢＤ４２９ＨＷ的連接
ＤＥＩ１０１６的應用主要是數據通訊。它一般和ＣＰＵ、可編程器件一起形成智能通訊模塊，圖５是由ＤＥＩ１０１６構成的數據通訊系統原理圖。該數據通訊模塊的控制邏輯以ＣＰＵ提供的Ｉ／Ｏ操作信號ＩＳ和讀寫(xiě)信號ＲＤ、ＷＲ以及地址Ａ２、Ａ１為輸入來(lái)為ＤＥＩ１０１６產(chǎn)生操作信號，如讀第一路接收數據寄存器信號 ＲＤ４２９Ａ、第二路 ＲＤ４２９Ｂ、發(fā)送低字選通信號 ＷＲ４２９ＬＷ、高字 ＷＲ４２９ＨＷ、發(fā)送使能控制 ＴＸ４２９ＥＮ等?？刂七壿嫼停茫校胀瑫r(shí)監視ＤＥＩ１０１６的３個(gè)狀態(tài)信號，包括第一路接收準備好信號 Ｒｘ１ＲＤＹ、第二路Ｒｘ２ＲＤＹ和發(fā)送準備好Ｔｘ４２９ＲＤＹ。這些狀態(tài)信號一方面可供軟件查詢(xún)，另一方面可由控制邏輯產(chǎn)生 ＩＮＴ中斷請求。ＤＥＩ１０１６和ＣＰＵ接口比較簡(jiǎn)單，發(fā)送時(shí)經(jīng)常和ＢＤ４２９配合使用。
ＩＳ，ＲＤ，ＷＲ ｐｉｎ；
／／ ＣＰＵ方的Ｉ／Ｏ操作、讀寫(xiě)信號，皆為低有效．
ＩＯＡｄｄｒ＝[Ａ２，Ａ１，Ｘ]；
／／ ＣＰＵ方Ｉ／Ｏ地址
ＥＮＴＸ４２９Ａ＝?。裕兀矗玻梗粒遥模?；
／／ ＡＲＩＮＣ４２９ 發(fā)送使能．
／／ 讀 第一路 ＡＲＣＩＮ４２９ 接收寄存器 高低字．
?。遥模矗玻梗?＝?。桑?＆ ?。遥?＆ （（ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＡＬＷ） ＃ （ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＡＨＷ））；
／／ 讀 第二路 ＡＲＣＩＮ４２９ 接收寄存器 高低字．
?。遥模矗玻梗?＝ ?。桑?＆ ?。遥?＆ （ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＢＬＷ） ＃ ?ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＢＨＷ）；
／／ 寫(xiě) 第一路 ＡＲＣＩＮ４２９ 發(fā)送寄存器 高低字．
?。祝遥矗玻梗粒?＝ ?。桑?＆ ?。祝?＆ （ＩＯＡｄｄｒ ＝＝ ＴＸ４２９ＡＬＷ）；?
?。祝遥矗玻梗粒?＝ ?。桑?＆ ?。祝?＆ （ＩＯＡｄｄｒ ＝＝ ＴＸ４２９ＡＨＷ）；
／／ 寫(xiě) ＤＥＩ１０１６ 控制寄存器．
?。祝遥矗玻梗粒茫?＝ ?。桑?＆ ?。祝?＆ （ＩＯＡｄｄｒ ＝＝ ＣＲ４２９Ａ）；
?。桑危?＝ ?。遥兀保遥模?＃ ?。遥兀玻遥模?；
／／ ２路接收準備好?共享中斷請求．
……
該模塊有一路發(fā)送和兩路接收。發(fā)送數據不需要用中斷來(lái)解決。而當２路接收共享一個(gè)中斷時(shí)，可能會(huì )出現覆蓋而丟掉某一路數據的情況，也可能使邊沿觸發(fā)的中斷失效而不再接收任何數據。其波形示意圖如圖６所示。圖中，在Ａ點(diǎn)，當第一路準備好Ｒｘ１ＲＤＹ為低時(shí) （Ｌ），ＸＩＮＴ有效以引起中斷，ＣＰＵ響應中斷處理，同時(shí)在ＡＢ之間判定為第一路有效并開(kāi)始處理。當處理到Ｂ點(diǎn)時(shí)，第二路接收準備好引起中斷。但此時(shí)ＸＩＮＴ已經(jīng)有效，故不會(huì )引起電平變化，中斷響應程序繼續進(jìn)行，并在Ｃ點(diǎn)退出，此時(shí)并沒(méi)有處理第二路接收。如果中斷請求是電平 ?Ｌｅｖｅｌ? 敏感，中斷處理退出后還可以再次進(jìn)入，但這會(huì )有相當的系統開(kāi)銷(xiāo)。若中斷請求是邊沿?ｅｄｇｅ?觸發(fā)，那么在Ｃ點(diǎn)退出之后，由于未處理第二路接收，所以中斷請求 ＩＮＴ一直保持電平有效，但不能產(chǎn)生邊沿跳變翻轉，中斷觸發(fā)條件永遠不能滿(mǎn)足，系統處于死鎖狀態(tài)，從而使兩路數據全部丟失。
對于這一問(wèn)題，其實(shí)質(zhì)性的解決辦法需要“軟硬兼施”?？梢詫D４ 中ＤＥＩ１０１６的Ｒｘ１ＲＤＹ、Ｒｘ２ＲＤＹ等狀態(tài)信號同時(shí)送達ＣＰＵ以組成只讀“狀態(tài)寄存器”，供ＣＰＵ中斷響應時(shí)查詢(xún)。
由以上分析可知，對于ＡＲＩＮＣ４２９數據通訊系統，在具體的電路設計及軟件算法中均應考慮收發(fā)數據的丟失問(wèn)題。
評論