一種基于FPGA核系統的智能429-422信號轉換模塊的設

摘要：介紹了一種智能信號轉換模塊的設計方法。這種智能模塊采用了基于FPGA嵌入式軟核系統，是基于NiosII軟核處理器的架構，可以在模塊上完全實(shí)現外部總線(xiàn)信號之間相互轉換，無(wú)需驅動(dòng)程序或操作系統的干預。同時(shí)對用戶(hù)邏輯設計、用戶(hù)邏輯集成、固件設計技術(shù)等內容進(jìn)行了詳細的介紹。
關(guān)鍵詞：現場(chǎng)可編程門(mén)陣列；軟核；智能

0 引言
在工業(yè)控制等領(lǐng)域的計算機系統中廣泛涉及到信號轉換等，信號轉換模塊在系統中承擔著(zhù)在多種信號之間進(jìn)行翻譯轉換的任務(wù)。隨著(zhù)應用環(huán)境復雜性、計算機系統集成度的提高，信號轉換模塊上需容納的信號通道的種類(lèi)與數量也越來(lái)越多。頻繁、大量的信號轉換必然會(huì )占用較多的系統資源。隨著(zhù)微電子技術(shù)的發(fā)展，國外的一些生產(chǎn)廠(chǎng)商如Altera已推出在FPGA上以軟核(soft core)方式實(shí)現的嵌入式系統。這種嵌入式系統基于NIOS II嵌入式軟核處理器，其外設可以靈活選擇增刪，并允許自定制外設。本文介紹了一種基于NIOSⅡ軟核系統的智能429-422信號轉換模塊的設計。

1 設計原理
傳統的非智能設計的轉換模塊，在工作時(shí)需要有驅動(dòng)程序的控制，通過(guò)與操作系統或用戶(hù)軟件的交互，來(lái)實(shí)現信號轉換的功能，亦即需要接入PCI Bus等系統總線(xiàn)，通過(guò)中斷提請等方式工作，在轉換通道數量多時(shí)，必然會(huì )影響系統的性能。采用智能設計的信號轉換模塊一般不需要操作系統的干預，接收到的外部總線(xiàn)信號經(jīng)過(guò)本模塊上NIOS II軟核系統轉換后，即可將數據信號輸出。信號轉換的工作全部由模塊的硬件完成，因而可以實(shí)現對整個(gè)計算機系統資源的零占用。采用非智能設計與智能設計模塊的結構示意框圖如圖1所示。

2 硬件設計
429或422總線(xiàn)適配電路已有大量成熟的設計，本文不再贅述，僅重點(diǎn)介紹FPGA內部總線(xiàn)控制邏輯設計以及NiosⅡ軟核系統的配置。

2．1 FPGA控制邏輯設計
集成于FAPGA內部的Nios II CPU需要通過(guò)外部總線(xiàn)控制邏輯才能與外部總線(xiàn)進(jìn)行通信，而Avalon總線(xiàn)是Nios II CPU與外部總線(xiàn)控制邏輯、片外FLASH、SRAM之間交換數據信號的樞紐。Avalon總線(xiàn)是一種協(xié)議較為簡(jiǎn)單的片內總線(xiàn)，在NiosⅡ系統中，外設都是通過(guò)Avalon總線(xiàn)與Nios II CPU相接的。Avalon總線(xiàn)接口可以分成兩類(lèi)：Slave和Master，Slave和Master主要區別是對于A(yíng)valon總線(xiàn)控制權的掌握。Master接口具有與之相接的Avalon總線(xiàn)的控制權，而Slave接口是被動(dòng)的。Avalon總線(xiàn)支持自定制外設，用戶(hù)可將自己的邏輯設計掛接到Avalon總線(xiàn)上?；贜IOSⅡ軟核系統的智能429-422信號轉換模塊設計的詳細系統結構框圖如圖2所示。