基于SOPC的頻譜分析儀設計與研制
加入技術(shù)交流群
基于NIOS核處理器(包括I2C總線(xiàn)模塊)和Altera公司FPGA設計制作的頻譜分析儀，可用于工程指標的監測和診斷。設計的關(guān)鍵模塊有：I2C總線(xiàn)控制的數據采集模塊、FFT模塊、FFT控制模塊、Avalon總線(xiàn)接口及Atlantic總線(xiàn)接口模塊以及VGA、LCD顯示部分。
頻譜分析儀的核心是DFT及快速算法FFT。FFT主要分為基2、基4等固定幾何結構，設計采用基2幾何結構、512點(diǎn)的FFT算法。設計平臺為Altera公司推出的Cvclone II，其為高性能結構體系的PLD器件，其中包括FFT IP Core(知識產(chǎn)權核)。同時(shí)，Quartus II(Altera公司開(kāi)發(fā)的IDE)軟件具有很強的硬件仿真和邏輯分析功能，可將Verilog HDL描述的硬件綜合到FPGA的整體設計中。
2 結構設計
頻譜分析儀的系統框圖如圖1所示，其主要模塊包括：I2C總線(xiàn)模塊、FIFO模塊、平方求和模塊、FFT模塊、VGA模塊、顯示器等組成閉。
頻譜分析儀的硬件原理框圖如圖2所示，圖2包含FPGA的內部硬件電路及外圍接口模塊。
軟件設計的實(shí)現是建立在NIOS II IDE的基礎之上，整個(gè)軟件設計總體分為4大任務(wù)：設計主任務(wù)、A／D采集控制、Flash存儲任務(wù)和VGA控制顯示器顯示任務(wù)。
3 系統設計
設計中，充分利用了SOPC技術(shù)的優(yōu)勢實(shí)現軟、硬件協(xié)同設計，在盡可能短的時(shí)間內實(shí)現儀器功能，分別從硬件設計和軟件設計兩方面詳細說(shuō)明設計過(guò)程。
3．1 儀器硬件設計
3．1．1 核設計簡(jiǎn)介
利用SOPC Builder在NIOS指令系統中集成了A／D轉換控制、I2C總線(xiàn)控制、VGA控制、FFT控制等控制模塊，圖3為SOPC Builder集成IP。
評論