基于FPGA的UART模塊的設計

(1)數據加載過(guò)程。數據的接收過(guò)程可以定義3個(gè)狀態(tài)：空閑“idle”狀態(tài)、接收“receive”和接收完成 “receive_over”。UART內核模塊在復位后進(jìn)入空閑狀態(tài)。如果信號檢測器檢測到數據傳輸，即new_data一‘1’，UART內核檢測到此信號就會(huì )進(jìn)入接收狀態(tài)。在UART進(jìn)入由空閑狀態(tài)轉為接收狀態(tài)過(guò)程中，需要進(jìn)行一系列的接收預備操作，包括將子模塊復位、選擇移位寄存器串行輸人數據以及選擇移位寄存器的輸入時(shí)鐘等。進(jìn)入接收狀態(tài)后，波特率發(fā)生器開(kāi)始工作，其輸出波特率時(shí)鐘驅動(dòng)移位寄存器同步的存儲RS 232接收端口上的數據，并且其提示信號“indicator”驅動(dòng)計數器進(jìn)行計數。當所有數據接收完成，計數器也達到了其計數的上閾，此時(shí) overflow=‘1’，通知UART內核進(jìn)入接收狀態(tài)。UART內核進(jìn)入接收完成狀態(tài)的同時(shí)，會(huì )檢查奇偶校驗的結果，同時(shí)使得子模塊使能信號無(wú)效，以停止各個(gè)子模塊。
UART內核的接收完成狀態(tài)僅保持1個(gè)時(shí)鐘周期，設置這個(gè)狀態(tài)的作用是借用一個(gè)時(shí)鐘周期復位信號檢測器，準備接收下次數據傳輸。
(2)數據加載和發(fā)送過(guò)程。數據加載和發(fā)送的過(guò)程都是為發(fā)送數據而設定的，所以將它們放在一起進(jìn)行介紹，可以用4個(gè)狀態(tài)來(lái)實(shí)現上述的過(guò)程，即空閑、加載、發(fā)送和發(fā)送完成。其中的空閑狀態(tài)是UART內核復位后的空閑狀態(tài)，與上面介紹的數據接收過(guò)程的空閑狀態(tài)一致。數據加載過(guò)程在數據發(fā)送過(guò)程之前進(jìn)行。UART內核復位后進(jìn)入空閑狀態(tài)，當探測到發(fā)送控制信號有效時(shí)，即send=‘1’，便會(huì )進(jìn)入加載狀態(tài)開(kāi)始數據加載。在進(jìn)入加載狀態(tài)的同時(shí)，UART內核會(huì )將移位寄存器、計數器復位，并且通過(guò)選擇信號使得移位寄存器的輸入為發(fā)送數據緩沖器模塊產(chǎn)生的串行數據序列，使得移位寄存器和計數器的工作時(shí)鐘為系統時(shí)鐘。進(jìn)入加載狀態(tài)后，在UART內核控制下，發(fā)送數據緩沖器模塊會(huì )將完整的待發(fā)送序列加載到移位寄存器的數據輸入端，發(fā)送的序列是和系統時(shí)鐘同步的，移位寄存器在系統時(shí)鐘的驅動(dòng)下不斷讀人輸入端數據并保存在內部寄存器內。在移位寄存器加載數據的同時(shí)，計數器也在時(shí)鐘的驅動(dòng)下進(jìn)行計數，由于都是工作在系統時(shí)鐘下，所以當所有數據被加載時(shí)，計數器也達到了計數的上閾(即串行數據的總量)，此時(shí)overflow=‘1’，通知UART內核進(jìn)入發(fā)送狀態(tài)。UART內核進(jìn)入發(fā)送狀態(tài)的同時(shí)會(huì )改變幾個(gè)選擇信號，比如將移位寄存器的時(shí)鐘設為波特率時(shí)鐘，將計數器時(shí)鐘設為波特率的提示信號，最重要的是將輸出信號送到RS 232的發(fā)送端口TxD上。發(fā)送的過(guò)程和接收類(lèi)似，移位寄存器在波特率時(shí)鐘的驅動(dòng)下內部寄存器的數據串行的發(fā)送出去，同時(shí)計數器在波特率發(fā)生器的提示信號驅動(dòng)下進(jìn)行計數。UART內核在計數器到達計數上閾后便進(jìn)入發(fā)送完成模式，并且輸出發(fā)送完成信號。

3 UART頂層模塊的仿真測試
將上述各個(gè)模塊的VHDL代碼生成原理圖符號，并在原理圖編輯工具中將各個(gè)模塊連接起組成1個(gè)完整的UART模塊。為了驗證 UART模塊的正確性，對UART的發(fā)送過(guò)程和接收過(guò)程分別進(jìn)行了波形仿真。為便于觀(guān)察波形，波特率產(chǎn)生器設置為4個(gè)系統時(shí)鐘產(chǎn)生一個(gè)完整的波特率時(shí)鐘。圖9是UART模塊接收過(guò)程的仿真波形圖。

由仿真波形圖可以看出，接收端RxD上的數據序列為0101010101，起始位‘O’后為數據位“10101010”，最后一位為停止位 ‘1’。在10個(gè)波特率時(shí)鐘之后，UART發(fā)出1個(gè)接收完成信號recv一‘1’，并在數據輸出端“new_data”將接收的數據輸出給后續數據處理模塊。由于發(fā)送數據時(shí)首先發(fā)送數據的最低位，因此接收的數據應為“01010101”，將光條放置數據輸出端“new_data”的數據輸出波形上，可以從數據欄看到此時(shí)數據輸出端new_data=“01010101”，UART數據接收功能完全正確。
圖10為UART發(fā)送過(guò)程仿真波形。由圖可以看出，send=‘1’后待發(fā)送數據為“01010101”，將待發(fā)送數據加上起始位和停止位，并從最低位開(kāi)始發(fā)送，則發(fā)送端txd上的數據序列為“0101010101”，發(fā)送停止位后，發(fā)送結束信號send_over=‘1’。圖10 證明UART數據發(fā)送功能完全正確。

4 結 語(yǔ)
介紹了UART在可編程邏輯器件FPGA上的實(shí)現，并通過(guò)實(shí)際電路驗證了設計的功能，使用FPGA不僅可以方便地用串口協(xié)議與PC 機進(jìn)行串行通信，而且擴展了板級系統的接口功能。應用在可編程器件FP―GA內部，可以很大程度地減少電路板的使用面積，并提高系統的穩定性和可編程性。