FPGA深層解析

SCTL

　　上幾節中使用的代碼例子假定代碼是設置在SCTL外部，并為保證執行同步數據量也同步了附加電路。SCTL是LabVIEW FPGA中一個(gè)特殊結構，生成一個(gè)更為優(yōu)化的電路圖，以期望達到在一個(gè)時(shí)鐘(脈沖)周期內執行完所有邏輯電路分支。例如，若設置SCTL在40MHZ運行，則所有邏輯電路分支將在25ns內執行完畢。

　　如果在SCTL中設置前例中同樣的布爾邏輯電路（如圖9所示），則生成如圖10所示的相應電路示意圖。

圖9.附有STCL的簡(jiǎn)單布爾邏輯

圖10.圖9所示布爾邏輯相應的電路圖

　　很明顯，這種實(shí)現方法簡(jiǎn)單多了。在Virtex-II或Spartan-3系列FPGA中，觸發(fā)器間的邏輯需要至少2個(gè)4輸入查找表，如圖11所示。

圖11.圖10中電路圖的雙四輸入查找表實(shí)現

　　由于Virtex-5系列FPGA有著(zhù)6輸入的查找表，用戶(hù)可以在一個(gè)查找表中實(shí)現相同數量的邏輯，如圖12所示。

圖12.圖10中雙六輸入查找表實(shí)

　　本例中使用的SCTL（如圖9所示）設置在40MHZ下運行，這意味著(zhù)在任意觸發(fā)器之間邏輯電路必須在25ns內完成執行。電子在電路中傳播的速度決定了代碼執行的最大速度。關(guān)鍵路線(xiàn)是有最長(cháng)傳播延遲的邏輯電路分支，它決定了該部分電路中理論最大時(shí)鐘速率。Virtex-5 FPGA上的雙六輸入查找表不僅減少實(shí)現給定邏輯電路所需要的查找表總數，而且減少電子通過(guò)邏輯電路的傳播延遲（時(shí)間）。Virtex-5系列FPGA中的6輸入查找表不僅可以減少實(shí)現特定邏輯而需要的查找表的數量，而且可以降低邏輯中電流的傳輸延時(shí)。這意味著(zhù)，您可簡(jiǎn)單地通過(guò)選擇一個(gè)基于Virtex-5的硬件指標設置相同的SCTL，追求更快的時(shí)間速度。