數字直放站中CPRI協(xié)議的FPGA實(shí)現
加入技術(shù)交流群
隨著(zhù)移動(dòng)通信的發(fā)展。通信網(wǎng)絡(luò )覆蓋范圍已經(jīng)成為衡量通信網(wǎng)絡(luò )運行的重要標準，直接影響著(zhù)運營(yíng)商的經(jīng)濟效益。而直放站的發(fā)展應用，已成為提高運營(yíng)商網(wǎng)絡(luò )質(zhì)量，解決網(wǎng)絡(luò )盲區或弱區問(wèn)題，增強網(wǎng)絡(luò )覆蓋的主要手段之一。一個(gè)基站可以與幾個(gè)直放站相連，可以組成鏈狀、星型、樹(shù)型等靈活的拓撲結構，使基站的覆蓋范圍大大增加。同時(shí)，既節省空間，又降低成本，提高了組網(wǎng)的效率。
但由于傳統模擬直放站設備間沒(méi)有統一的協(xié)議規范，無(wú)法滿(mǎn)足系統廠(chǎng)商與直放站廠(chǎng)商的兼容，無(wú)法實(shí)現基站和直放站之間更有效的互通，從而限制了兩者之間控制和數據的可靠傳輸。2003年6年，由包括愛(ài)立信、華為、NEC、北電網(wǎng)絡(luò )及西門(mén)子5大集團合力制定了CPRI(Common Public Radio Interface)接口。該組織成立的主要目的是制定這個(gè)接口的標準協(xié)議，從而使該接口成為一個(gè)公共的可用的指標。開(kāi)放的CPRI接口為3G基站產(chǎn)品和2G數字直放站在增加效益，提高靈活性方面提供了便利。
1 CPRI協(xié)議概述
CPRI規范定義了物理層和鏈路層兩層協(xié)議，能實(shí)現數字基帶IQ信號傳輸時(shí)分復用，其協(xié)議結構圖如圖1所示。物理層用千兆以太網(wǎng)的標準，傳輸的數據采用8 B／10 B編解碼，通過(guò)光模塊串行發(fā)送，為達到所要求的靈活度和成本效益，線(xiàn)路比特速率有614．4 Mb／s，1228.8 Mb／s和2 457．6 Mb／s三種。鏈路層定義了一個(gè)同步的幀結構。幀結構包括基本幀和超幀，每個(gè)基本幀的幀頻為3．84 MHz，包括16個(gè)時(shí)隙，根據線(xiàn)路比特率的不同，每個(gè)時(shí)隙的大小分別為1 B。2 B，4 B。其中第一個(gè)時(shí)隙為控制時(shí)隙，其余15個(gè)時(shí)隙為I／O數據時(shí)隙，用來(lái)傳送I／O數據流。超幀則由256個(gè)基本幀構成，256個(gè)基本幀的控制時(shí)隙共同構成超幀的控制結構(如圖2所示)，同時(shí)，定義了快速C／M通道(以太網(wǎng))和慢速C／M通道(HDLC)，用于傳送控制類(lèi)和管理類(lèi)的數據，可以對直放站進(jìn)行維護。
2 硬件實(shí)現方案
2．1 方案對比
對于CPRI硬件實(shí)現方案，有以下幾種方案可以選擇：
(1)PMC方案。采用PMC7830或PMC7832芯片，這一類(lèi)芯片把CPRI協(xié)議全部集成在芯片內部，只留出接口，使用簡(jiǎn)單方便，可完全支持用于無(wú)線(xiàn)基站連接的公共射頻接口(CPRI)規范。
(2)用帶ROCKET IO的FPGA實(shí)現CPRI協(xié)議，此方法靈活性高，但開(kāi)發(fā)時(shí)間周期會(huì )比較長(cháng)，影響產(chǎn)品開(kāi)發(fā)。
(3)FPGA與SCAN25100相結合。由FPGA實(shí)現CPRI的成解幀及相關(guān)接口設計，SCAN25100負責完成8 B／10 B編解碼和高速串并轉換。鏈路層的幀協(xié)議修改方便，而物理層則由芯片完成，使用簡(jiǎn)單，性能穩定。開(kāi)發(fā)成本較低，且擴展性好。
(4)FPGA與TLK4015相結合。TLK4015是4通道、0．6～1．5 Gb／s通道收發(fā)器，當系統需要多的通道數時(shí)，使用該方案可以減少電路板尺寸。
2．2 硬件詳細設計
該設計采用第3種的硬件實(shí)現方案，整個(gè)硬件實(shí)現由5個(gè)部分組成，如圖3所示，分別為CPRI鏈路層協(xié)議實(shí)現模塊，CPRI物理層協(xié)議實(shí)現模塊、光傳輸模塊、時(shí)鐘管理模塊和系統配置與監控模塊。
評論