用低成本FPGA解決高速存儲器接口挑戰

圖1顯示了典型的網(wǎng)絡(luò )架構。在10Gbps，一個(gè)讀寫(xiě)比為1000:1的地址查找可很容易地在DDR SRAM中得到處理。連接列表管理、流量修整、統計收集任務(wù)通常具有平衡的1:1讀寫(xiě)比，需要較高性能的QDR SRAM。另一方面，較大的緩沖存儲器一般在DDR SDRAM中實(shí)現。作為DRAM的替代，SDRAM同步存儲器訪(fǎng)問(wèn)的處理器時(shí)鐘用于快速數據傳輸。達到快速是因為SDRAM允許存儲器的一個(gè)塊被存取，而另一個(gè)塊準備被存取。與DRAM不同，SDRAM采用流動(dòng)電流而不是存儲電荷，除去了連續刷新的需要。

圖2：LatticeEC FPGA中的專(zhuān)用DQS電路。

兩個(gè)新的競爭者進(jìn)入了高精度存儲器舞臺?？焖僦芷陔S機存取存儲器(FCRAM)改進(jìn)了性能，它采用了流水線(xiàn)操作和隱蔽的預充電技術(shù)以減少隨機存取周期時(shí)間，高度分段的存儲器核減少了功耗。存儲器核分段為較小的陣列，這樣數據可以被很快地存取并改進(jìn)執行時(shí)間。這些特征使得FCRAM被理想地用作緩沖存儲器，用于諸如交換、路由和網(wǎng)絡(luò )服務(wù)器等的高速網(wǎng)絡(luò )應用中。時(shí)延減少的DRAM(RLDRAM)提供SRAM類(lèi)型的接口以及非多路復用的尋址。RLDRAM II技術(shù)提供最小時(shí)延并可減少行周期時(shí)間，這些特征很適用于要求關(guān)鍵響應時(shí)間和快速隨機存取的應用，例如下一代10Gbps以及更加高速的網(wǎng)絡(luò )應用。

存儲器控制器的挑戰

目前存儲器接口經(jīng)常要求時(shí)鐘速度超過(guò)200MHz以滿(mǎn)足線(xiàn)卡和交換卡的吞吐量要求，這是FPGA架構的主要挑戰。PLL是基本的允許控制時(shí)鐘數據關(guān)系的部件。

下一代存儲器控制器工作在HSTL或SSTL電壓。低電壓電平的擺動(dòng)是需要的，以便??持存儲器和存儲器控制器的輸入輸出的高速數據操作。對于高速SRAM存儲器來(lái)說(shuō)，HSTL是實(shí)際的I/O標準，而對于高速DDR SRAM存儲器，SSTL是實(shí)際的I/O標準。

高速差分I/O緩沖器和專(zhuān)用電路的組合能夠在高帶寬下進(jìn)行無(wú)縫讀寫(xiě)操作，傳統上這屬于高級FPGA的領(lǐng)域。LatticeEC FPGA改變了那個(gè)慣例，通過(guò)低成本FPGA架構實(shí)現了高帶寬存儲器控制器。

表1：為用于高速網(wǎng)絡(luò )應用的存儲器綜合比較。
DDR存儲器控制器的支持