基于混合建模的SoC軟硬件協(xié)同驗證平臺研究

驗證平臺軟件部分中最重要的模型是CPU的ISS(Instlruction Set Simulator，指令集仿真器)，用來(lái)模擬SoC系統中的CPU，可以提供軟件代碼執行時(shí)周期準確的仿真結果。平臺中使用的是ARM系列CPU的ISS，稱(chēng)為ARMulator。ARMulator也是ARM CPU軟件集成開(kāi)發(fā)環(huán)境的直接載體，SoC的軟件開(kāi)發(fā)人員可以在基于A(yíng)R-Mulator’的集成開(kāi)發(fā)環(huán)境中運行、調試源代碼，與其在真實(shí)的CPU上的運行調試完全相同。其他的總線(xiàn)模型，如圖中所示的IP3、IP4，用來(lái)描述SoC硬件系統中除CPU之外的一些模塊，最好都是SystemC語(yǔ)言描述的事務(wù)級模型。事務(wù)級模型是RTL級硬件模型的抽象，省略了RTL級的實(shí)現細節，但是仍然以周期數精確等方式反映了RTL級模型的特點(diǎn)，是設計初期系統建模的常用選擇。不過(guò)考慮到驗證環(huán)境的通用性，再加上ARMulator本身也并不是SystemC語(yǔ)言的模型，而是基于C的功能性模型，驗證環(huán)境自然需要同時(shí)支持事務(wù)級模型與功能性模型，因此，驗證平臺也支持其他總線(xiàn)模塊以C／C++等語(yǔ)言描述的功能級模型。這些模型與ARMulator都連接到AHB總線(xiàn)的模型上，如圖1中IP3、IP4所示，AHB總線(xiàn)模型負責完成ARMulator。與軟件方各總線(xiàn)模型間，以及與硬件方之間的連接。
驗證平臺硬件部分的物理載體是以FPGA為主的PCB板卡，以PCI總線(xiàn)為物理通道連接到PC機。SoC硬件系統中RTL模型形式的總線(xiàn)模塊全部下載到FPGA內部，如圖1中的IPl、IP2。由于FPGA內模塊的RTL模型與CPU之間的總線(xiàn)通信數據可以在軟件方得到良好的可觀(guān)測性，對于以驗證總線(xiàn)模塊間通信正確性為目的的系統級驗證來(lái)說(shuō)，模塊間通信數據的可觀(guān)測性是足夠的，這也就部分避免了硬件建模方法觀(guān)測性不足的缺點(diǎn)。
因為軟件方的模型抽象層次比硬件方RTL模型的抽象層次高，所以要想把軟件方模型和硬件方模型組合起來(lái)形成可用的SoC硬件系統，就必須完成這兩種抽象層次之間的數據同步和交換，這個(gè)任務(wù)是BFM完成的。BFM的具體實(shí)現將在后面詳細闡述?？傮w的效果是，在軟件方模型看來(lái)，BFM代表了硬件上的RTL模型，對軟件方隱藏了RTL模型的實(shí)現細節，軟件方只需要訪(fǎng)問(wèn)BFM，就得到了相應模塊的數據；而在硬件方模型看來(lái)，BFM代表了軟件方的所有總線(xiàn)模塊，BFM驅動(dòng)的RTL級總線(xiàn)信號就是由軟件方中各總線(xiàn)模塊的總線(xiàn)訪(fǎng)問(wèn)轉化而來(lái)的。
硬件方與軟件方接口的實(shí)現，以PCI總線(xiàn)為基礎，遵守SCE-MI(Standard C-Emulation Modeling Interface)協(xié)議。SCE-MI是．Accellera組織提出的用于規范協(xié)同仿效平臺中軟件方與硬件方之間的接口的協(xié)議，是業(yè)界實(shí)際的標準，目前已被多個(gè)商業(yè)化驗證平臺支持。本驗證平臺的BFM遵守SCE-MI協(xié)議接口，也是為了驗證平臺以及BFM本身的通用性。
如上所述，通過(guò)BFM的層次轉接作用，軟件方模型和硬件方模型得以完成連接，不同抽象層次的模型共同構成了SoC的硬件系統；而SoC的軟件則可以以此硬件系統為基礎，得到實(shí)際的運行和調試，最終建立起了混合建模的軟硬件協(xié)同驗證環(huán)境。
2．2 以平臺為基礎的驗證流程
基于上述驗證平臺，混合建模方法的流程如圖2所示。在系統級仿真和軟硬件劃分之后，開(kāi)始軟件和硬件的并行設計，同時(shí)開(kāi)始軟硬件協(xié)同驗證。協(xié)同驗證過(guò)程可以分為三個(gè)階段。在最初的驗證階段中，SoC硬件系統全部由軟件方的模型建模。隨后的階段，開(kāi)始完成硬件系統中高層模型中IP模塊的逐個(gè)細化，此時(shí)，完成了RTL模塊開(kāi)發(fā)的IP可從軟件建模部分移到硬件建模部分的FPGA中，還未開(kāi)發(fā)出的模塊，或是未完成配置的IP仍然由軟件方的模型建模。這樣，設計人員完成一個(gè)模塊的細化，驗證人員就可以開(kāi)始系統級驗證工作，而不必等到系統的全部模塊全部完成細化后才開(kāi)始驗證。這樣，一方面避免了驗證等待設計的情況；另一方面，模塊的逐個(gè)細化，可以使新出現的仿真錯誤的bug被定位到最后細化的模塊中，有效降低了驗證的難度。最后的階段，除CPU之外，SoC硬件的所有模塊都被逐步移到了驗證平臺的硬件方FPGA中，即基本完成了RTL級模型的SoC軟硬件協(xié)同驗證，之后向快速原型驗證的遷移是也非常方便的，大部分的驗證環(huán)境都可以復用。

總的來(lái)說(shuō)，混合建模方法的好處就在于：建立支持不同抽象層次模型的驗證環(huán)境，從而在不同層次的驗證中實(shí)現驗證環(huán)境的復用，也使得在不同層次的設計過(guò)程中始終都可以進(jìn)行系統級驗證；同時(shí)糅合了軟件和硬件建模方法的特點(diǎn)來(lái)解決RTL模型仿真速度慢的問(wèn)題，并且避免了硬件建模的低可觀(guān)測性增加系統驗證難度的問(wèn)題。

3 總線(xiàn)功能模型BFM
在上述的驗證平臺中，BFM模塊起著(zhù)混合建模方法中高層次模型與RTL模型間的轉接作用，是驗證平臺中最為關(guān)鍵的組成部分。下面詳細闡述BFM模塊的概念和具體實(shí)現。
3．1 BFM及事務(wù)級的概念
BFM是與TL(Transaction Level，事務(wù)級)的概念分不開(kāi)的。TL模型是高于RTL模型的一個(gè)抽象層次，忽略了RTL模型中具體的信號和時(shí)序信息，但是保持RTL模型中模塊的框架和模塊間數據通信的信息和周期數。TL模型最典型的例子就是符合總線(xiàn)接口協(xié)議的模塊，例如符合AHB總線(xiàn)接口的一個(gè)模塊A，模塊A的TL模型保持與其RTL模型相同的模塊接口、模塊邊界以及內部功能，但是其內部功能只是功能性描述，不涉及硬件具體實(shí)現；模塊的接口則是忽略了AHB總線(xiàn)接口協(xié)議的具體信號和相關(guān)時(shí)序，只關(guān)心其總線(xiàn)訪(fǎng)問(wèn)的關(guān)鍵信息，如訪(fǎng)問(wèn)的地址、數據、完成訪(fǎng)問(wèn)所花的周期數等。模型的優(yōu)點(diǎn)是忽略了硬件具體實(shí)現細節，使得模型大大簡(jiǎn)化，模型的建立和仿真都不復雜，同時(shí)又保留了部分RTL模型的特征，使得仿真結果的精確度有一定保證，滿(mǎn)足了系統級仿真的需求。