改進(jìn)型CIC抽取濾波器設計與FPGA實(shí)現

圖2(c)對上述兩種濾波器主瓣曲線(xiàn)放大，從圖中明顯可以看出CCOS濾波器通帶特性比CIC變差。取濾波器的通帶截止頻率為fc=1／8M(Fs為歸一化值)，CIC通帶衰減為O．129 3 dB；CCOS為0．286 7 dB。
為了進(jìn)一步提高CCOS的通帶特性，對文獻[4]提出的CCOS進(jìn)行改進(jìn)，在其后級聯(lián)一個(gè)SINE濾波器，其幅頻特性與傳輸函數如下：

式中：M必須為偶數，這樣才能避免分數延時(shí)。出于節省功耗的目的，取M為抽取值的2倍，這樣SINE濾波器即可在提取到抽取之后，將計算量降為原來(lái)的 1／M，該結構通過(guò)移位和加法即可實(shí)現，無(wú)需乘法器。圖3為改進(jìn)型CIC(取M=64)與CCOS，CIC的幅頻特性曲線(xiàn)比較，可以看出改進(jìn)的CIC濾波器的通帶特性得到明顯改善。由于補償濾波器的引入，阻帶衰減為100．3 dB，但通帶衰減僅為O．000 1 dB.

3 改進(jìn)型CIC的FPGA實(shí)現
按照式(5)中CCOS各級聯(lián)部分的關(guān)系，文獻[4]中給出一種電路實(shí)現結構圖，通過(guò)抽取使部分電路工作在更低頻率。為了進(jìn)一步提高濾波器設計的功耗使用效率，減小占用芯片的面積，對文獻[4]的結構進(jìn)行再次改進(jìn)和優(yōu)化。通過(guò)改變算法運算的具體步驟，來(lái)減少運算的步數，從而提高濾波器的效率。
首先把遞歸結構實(shí)現的部分改為非遞歸算法結構，降低功耗；

其次把CCOS濾波器的部分電路再次抽取降頻，處理后每級表達式都可以與非遞歸算法結構的表達式合并，既可以使CCOS濾波器部分電路工作在低頻降低功耗又可以大大減少存儲單元數量。CCOS濾波器實(shí)現結構如圖4(a)所示，圖4(b)為對CCoS濾波器抽取改講后整體改進(jìn)型濾波器的結構。