一種基于FPGA的誤碼性能測試方案

4 測試結果的輸出

通常，誤碼測試結果可以以誤碼數和誤碼率兩種形式輸出。大多數取代傳統誤碼分析儀的其它誤碼測試方案均采用易于實(shí)現的誤碼數形式輸出測試結果，但種方式受到輸出位數的限制而無(wú)法適應高誤碼率或需要進(jìn)行長(cháng)時(shí)間統計的測試環(huán)境。但是，誤碼率的計算又常常需要進(jìn)行除法運算，而在FPGA或其它可編程邏輯器件中實(shí)現除法運算通常要消耗掉大量的邏輯資源，有時(shí)甚至超過(guò)了實(shí)現主要功能所需的資源。

事實(shí)上，在一般的工程實(shí)踐中，人們通常關(guān)心的只是誤碼率的量級，因而誤碼儀也就沒(méi)有必要準確地計算出實(shí)際的誤碼率。根據這一想法，該誤碼儀采用某種近似的實(shí)際的誤碼率。根據這一想法，該誤碼儀采用某種近似的估計算法，避免了意義不大的除法運算，而以較少的資源消耗實(shí)現了對誤碼率的估計。下面簡(jiǎn)要介紹該估計算法。

在誤碼測試邏輯中，接收到的總比特數與誤碼個(gè)數均以二進(jìn)制方式存儲在內部的邏輯向量中。它們最高非0比特所處的位置之差實(shí)際上反映了誤碼率的指標不。這樣只要根據這個(gè)差值就可以大致估計出誤碼率，同時(shí)復雜的除法運算也被簡(jiǎn)單的減法運算所代替。

例如：當收到總特數為“00……01110110110”誤碼計數值為“00……0110”時(shí)，總比特數的最高非0位為第10位，誤碼計數值為第3位，差值為7，誤碼率近似為1/2 7，即7.8×10 -3，與實(shí)際誤碼率6.3×10 -3相當。

采用近似算法可能造成的最大系統誤差是輸出誤碼率的50%.但是，在通信系統的誤碼性能統計中，這樣的誤差并不會(huì )影響對系統誤碼率數量級的判斷。因此，作為調試使用的簡(jiǎn)易誤碼性能的測試算法是完全可行的。