FPGA配合預失真技術(shù)的解調誤碼測試儀

3.2.2QPSK解調模塊
接收信號經(jīng)接收板的 A/D轉換后將兩路 10位二進(jìn)制信號同時(shí)送入 FPGA處理，流程如圖 1中接收系統所示。
判決模塊將濾波器整形后的 10位 I、Q路信號通過(guò)門(mén)限判決，映射為 1或 0兩種碼，判決的門(mén)限值我們根據實(shí)踐設定。隨后經(jīng)過(guò)并/串處理后便得到解調數據。
3.2.3 預失真器
本方案采用查表法來(lái)實(shí)現預失真器，即使用兩個(gè)獨立的一維表――幅度表和相位表來(lái)近似逼近放大器非線(xiàn)性的逆函數，這兩個(gè)表由兩塊 RAM組成。預失真器根據輸入信號的幅度計算查詢(xún)表地址，并利用地址來(lái)查找相應的增益和相位，對輸入信號增益進(jìn)行補償，然后再做相位旋轉得到預失真器的輸出。
圖 1中的預失真誤差計算模塊由反饋信號通過(guò)自適應算法來(lái)更新查找表。該算法基于乘法，相較于基于加法的預失真器，乘法對于反饋信號的相位不敏感，在反饋路徑中不需要相位調整電路。若預失真器的輸入 x(n)是幅度 ρ(n)，相位 φ(n)的復信號，經(jīng)過(guò)量化限幅后其地址輸入為 Q[ρ(n)]；若預失真器的輸出 z(n)是幅度 r(n)，相位 θ(n)的復信號，可得： z(n)=r(n)exp[ jθ(n)] = Kn ρ(n) exp[ j(φ(n) +ψn)]，式中 Kn和 ψn分別是查詢(xún)表的地址映射值。查詢(xún)表內容的昀終迭代關(guān)系式： Kn+1 (Q[ρ(n)]) = Kn(Q[ρ(n)])－α(A[r(n)]／ρ(n)－1) 和 ψn (Q[ρ(n)]) =ψn(Q[ρ(n)])－β(ω(n)－φ(n))，式中 α和 β是迭代步長(cháng)，調整它們可以調節收斂速度。預失真器通過(guò)對以上兩式的迭代，不停的更新查詢(xún)表內所存儲的數值，以達到對 HPA反函數曲線(xiàn)的逼近。
為了提高收斂速度，在本方案中采用了基于插值法的查詢(xún)表內容更新策略：每一次遞歸并不僅僅改變當前地址的查詢(xún)表內容，而是通過(guò)相應的調整策略更新相關(guān)聯(lián)的多個(gè)地址的查詢(xún)表內容。在實(shí)現時(shí)，使用一個(gè)與查詢(xún)表地址數目一致的地址更新指示器，若地址 N位置的數據已經(jīng)過(guò)迭代，則指示器對此進(jìn)行紀錄；同時(shí)從 N位置向上和向下進(jìn)行搜索，查找距離 N地址位置距離昀近的，且同樣已經(jīng)過(guò)迭代的兩個(gè)地址位置 N－L1和 N+L2，二者之間其它地址的存儲數據可以通過(guò)線(xiàn)性?xún)炔宓玫剑?D´(N－n)=(1－n/L1)D(N)+ n/L1D(N－L1), (1≤n≤L1)和 D´(N+n)=(1－n/L2)D(N)+ n/L2D(N+L2) , (1≤n≤L2)。
3.2.4 測誤碼模塊
我們需比較發(fā)送數據與接收數據從而得到誤碼數，以作為昀終的硬件設計評估指標。在接收板的 FPGA中，添加測誤碼模塊就非常的必要。圖 2表示出了其具體的實(shí)現和組成。
此處的本地 m序列產(chǎn)生器與發(fā)射端的設置相同，就相當于產(chǎn)生發(fā)送數據，由于其與解調模塊共用同一時(shí)鐘，我們便可將解調出的數據與該序列同時(shí)送入逐位比較檢測模塊進(jìn)行比較。
為保證解調數據與序列產(chǎn)生器發(fā)出的碼幀對齊，還需設置幀頭判斷模塊，當判斷出解調數據的幀頭到來(lái)時(shí)便啟動(dòng)本地 m序列產(chǎn)生器開(kāi)始比較。逐位比較檢測模塊由異或門(mén)構成 ,在時(shí)鐘上升沿到來(lái)時(shí) ,若比較控制信號為 “1”,則將接收序列和本地序列進(jìn)行異或比較 ,有誤碼 ,則輸出“1”。比較控制信號由幀頭判斷模塊產(chǎn)生，當判斷到幀頭時(shí)，其跳變?yōu)?“1”，控制誤碼測試啟動(dòng)，統計若干幀再次檢測到幀同步頭時(shí)，其跳回“0”，結束檢測。
誤碼統計模塊對誤碼進(jìn)行計數，當比較控制信號為“0”時(shí)即結束計數并輸出誤碼數。
4 測試結果
由于解調涉及到載波同步與時(shí)鐘同步問(wèn)題，我們將討論用一種昀簡(jiǎn)易的方法實(shí)現。時(shí)鐘同步的解決：將接收板系統所需的時(shí)鐘接到發(fā)射板的晶振上，以保證同頻。載波同步的解決：在晶振相同的前提下我們可以保證 VCO載波同頻，但相位會(huì )有偏差，因此我們需要在 FPGA中添加一塊鎖相環(huán)以保證本地載波的相位跟蹤上發(fā)射載波。
同步問(wèn)題解決后，我們首先采用 Chipscope觀(guān)看進(jìn)入 FPGA的 I、Q兩路的幅頻（A-F）特性圖，從而根據其幅度的分布為判決門(mén)限規定具體的值。同時(shí)，觀(guān)看星座圖以了解解調效果是否滿(mǎn)足需求，圖 3即為本系統在碼速率 40Mbps時(shí)經(jīng)解調所得的星座圖。
在實(shí)驗室的情況下，預計誤碼率的數量級在 10-12左右，為提高測量的可靠性，本次測試選取 3×1014個(gè)幀作為一次檢測周期。多次測量結果并沒(méi)有出現誤碼情況，硬件設計滿(mǎn)足工程要求。5 結束語(yǔ)
本文旨在討論一些實(shí)際的硬件測試經(jīng)驗，并對整套測試工作進(jìn)行詳細的歸納與總結，提出了可供工程師參考的解決方法。QPSK技術(shù)目前在衛星數字通信中廣泛應用，本文則通過(guò)討論 QPSK成套的調制解調系統，著(zhù)重闡述了該測試系統的硬件及 FPGA的設計與實(shí)現。該測試系統可以有效地幫助工程師進(jìn)行設備互通測試和工程驗收。