FPGA控制的智能化節能設備

1 前言
據了解，我國照明用電約占社會(huì )總用電量的 12％，而城市公共照明則在我國照明耗電中約占 30％，每年達到 439億度左右。以平均電價(jià) 0．65元／度計算，每年開(kāi)支高達 285億元[1]。調查顯示：城市道路的人流量和車(chē)流量會(huì )隨著(zhù)時(shí)間而逐漸地降低，而 12點(diǎn)過(guò)后則會(huì )顯著(zhù)降低--與之相隨的是對光照要求和實(shí)際用電需求的降低。而且，一些路燈照明系統在夜晚用電低谷時(shí)段，由于供電電壓的升高，消耗的功率更高。這種模式的路燈照明系統每年無(wú)謂的消耗了巨額電量，給原已緊張的能源局勢雪上加霜，造成了巨大的浪費。
根據人體視覺(jué)對光線(xiàn)適應的理論，人眼對光線(xiàn)的感覺(jué)和光線(xiàn)成對數關(guān)系，即光照降低 10%，而人的視覺(jué)僅降低 1%，因此適當降低光照可以節能而并不影響人的視覺(jué) [2]。本文利用 FPGA[3]芯片設計了一個(gè) SPWM波生成器驅動(dòng) IGBT逆變器的電源，具有自動(dòng)降壓功能，可以一個(gè)較小值緩慢降低，到夜間 12點(diǎn)后以最小工作電壓工作以降低功耗。它具有頻譜純度高，精度高，全數字化，可以實(shí)現以數字為基礎的程控化、智能化，不僅性能指標有了質(zhì)的飛躍，功能也更為強勁，操作更加簡(jiǎn)便。

2 電源控制器的原理
2.1 DDS 的工作原理及其特點(diǎn)基本 DDS的結構框圖 [4]如圖 1所示。主要由相位累加器、相位調制器、 ROM查找表、 D/A以及低通濾波器組成。頻率字和相位字分別控制輸出信號的頻率和相位。DDS的核心是 N位的相位累加器。在時(shí)鐘脈沖控制下，相位累加器不斷對頻率控制字 K進(jìn)行累加，將累加器的輸出作為讀波形存儲器 ROM的地址，讀出波形數據，然后再進(jìn)行調幅、數模轉換、濾波從而得到光滑的
波形信號。在整個(gè)過(guò)程中相位累加器進(jìn)行的是線(xiàn)性累加，當累加滿(mǎn)時(shí)便產(chǎn)生溢出，一個(gè)周期完成。相位累加器這個(gè)產(chǎn)生溢出的頻率就是 DDS的輸出頻率。設頻率控制字為 K，相位累