基于CPLD的光伏逆變器鎖相及保護電路設計

0 引言
在光伏并網(wǎng)系統的逆變器電路中，對電網(wǎng)電壓的鎖相是一項關(guān)鍵技術(shù)。由于電力系統在工作時(shí)會(huì )產(chǎn)生較大的電磁干擾，因此，其簡(jiǎn)單的鎖相方法很容易受到干擾而失鎖，從而導致系統無(wú)法正常運行。在這種情況下，設計采用對電網(wǎng)電壓進(jìn)行過(guò)零檢測后再將信號送人CPLD，然后由CPLD實(shí)現對電網(wǎng)電壓進(jìn)行數字鎖相的方法，可以有效地防止相位因干擾而發(fā)生抖動(dòng)或者失鎖的現象，保證系統的正常運行。另外，本系統還使用CPLD對DSP產(chǎn)生的PWM波控制信號和系統運行時(shí)的各項參數進(jìn)行監控，一旦發(fā)現異常，立即使系統停機，并通知DSP發(fā)生異常，從而實(shí)現了對系統的硬件保護。

1 系統整體結構組成
本文所介紹的設計方法是5 kW光伏并網(wǎng)發(fā)電系統中逆變器的一部分，該光伏并網(wǎng)逆變器可實(shí)現額定功率為5 kW的太陽(yáng)能電池陣列的最大功率跟蹤與并網(wǎng)輸出。其逆變器的系統結構圖如圖1所示。

本控制系統由TI DSP2812作為主控芯片，Xilinx CPLD XC9572XL用作數字鎖相與保護電路，XC9572XL為3．3 V內核電壓的CPLD，它由4個(gè)54V18功能模塊組成，可提供1600個(gè)5 ns延遲可用門(mén)。

2 數字鎖相電路的設計與實(shí)現
數字鎖相電路的系統結構圖如圖2所示。該電路由數字鑒相器、數字濾波器和數控振蕩器組成。

如果把圖2所示的數字鎖相電路中的數字濾波器看成一個(gè)分頻器，則其分頻比為Mfc/K，此時(shí)的輸出頻率為：
f'=K'△φMfc/K
其中，△φ為輸入信號V1與輸出信號V2的相位差；fc為環(huán)路的中心頻率。那么，該數控振蕩器的輸出頻率為：
f2=f1+K'△φMfc(kN)
由于鎖定的極限范圍為K'△φ=±1，所以，可得到環(huán)路的捕捉帶：
△fmax=f2max-f1=Mfc(kN)
這樣，當環(huán)路鎖定時(shí)，f2=f1其系統穩態(tài)相位誤差為：
△φ(∞)=NK(f2-f1)/(k'Mfc)
可見(jiàn)，只要合理選擇K值，就能使輸出信號V2的相位較好地跟蹤輸入V1的相位，從而達到鎖定之目的。如果K值選的太大，環(huán)路捕捉帶就會(huì )變小，這將導致捕捉時(shí)間增大；而如果K直太小，則可能會(huì )出現頻繁進(jìn)位，借位脈沖。從而使相位出現抖動(dòng)。