基于CPLD的光伏逆變器鎖相及保護電路設計
加入技術(shù)交流群
根據圖2給出的數字鎖相環(huán)的原理框圖，可用VHDL語(yǔ)言分別對該系統進(jìn)行設計。其中數字濾波器由K模計數器組成，數控振蕩器包括脈沖加，減控制電路和N分頻器等。
2．1 數字鑒相器
數字鑒相器通?？蛇x用邊沿控制型鑒相器、異或門(mén)鑒相器、同或門(mén)鑒相器或JK觸發(fā)器組成的鑒相器等。本數字鑒相器是一個(gè)相位比較裝置，主要通過(guò)比較輸入信號V1(相位φ1)與輸出信號V2(相位φ2)的相位來(lái)產(chǎn)生一個(gè)誤差信號Vd，其相位差為△φ=φ1-φ2。當△φ=φe(輸入信號脈寬的一半)時(shí)，其鑒相器輸出為方波，屬于相位鎖定階段。在這種情況下，只要可逆計數器的K值足夠大，其輸出端就不會(huì )產(chǎn)生進(jìn)位脈沖或借位脈沖。在環(huán)路未鎖定時(shí)，若△φφe，其輸出脈沖的占空比小于50％；而當△φ>φe，其占空比大于50％，該輸出電壓Vd將加到K?？赡嬗嫈灯鞯腢PDN輸入端。
2．2 數字濾波器
計數器可設計成一個(gè)17位可編程(可變模數)可逆計數器，計數范圍為23～217，可由外部置數DCBA控制。其輸入頻率fk=Mfc。當鑒相器輸出Vd為高電平時(shí)，K模計數器進(jìn)行減計數，計數到“0”時(shí)，輸出一個(gè)借位脈沖DN；而當鑒相器輸出Vd為低電平時(shí)，K計數器進(jìn)行加計數，當計數到某一設定值“DCBA”時(shí)，將輸出一個(gè)進(jìn)位脈沖UP。UP和DN可作為脈沖加／減電路的“加”和“扣”脈沖控制信號。
2．3 數控振蕩器
本電路由D觸發(fā)器、JK觸發(fā)器和與門(mén)、或門(mén)等電路組成。當數字濾波器UP輸出端輸出一個(gè)進(jìn)位脈沖時(shí)，系統便在INC下降沿到來(lái)后，在脈沖加／減電路的輸出端fout插入一個(gè)脈沖信號，也就是使相位提前半個(gè)周期；反之，當數字濾波器DN端輸出一個(gè)借位脈沖時(shí)，在DN下降沿到來(lái)后，系統就會(huì )在脈沖加／減電路的輸出序列中扣除一個(gè)脈沖信號，也就是使相位滯后半個(gè)周期，且這個(gè)過(guò)程是連續發(fā)生的。這樣，脈沖加，減電路的輸出經(jīng)N分頻器模塊(ncount)分頻后，即可使輸出信號的相位接受調整控制，最終達到鎖定。當環(huán)路鎖定后，輸出與輸入信號之間會(huì )存在一定的相位誤差。本文引用地址：http://dyxdggzs.com/article/191870.htm
3 保護電路的設計與實(shí)現
本系統中的保護電路主要由PWM波形監視模塊和系統參數監視模塊組成，其保護電路結構如圖3所示。
圖3中的脈寬異常檢測模塊由3個(gè)9位使能計數器組成，DSP輸出的三路PWM信號分別作為計數器的使能信號輸入。當控制信號有效時(shí)，計數器開(kāi)始計數，計數器的上限值為400，即200μs，當控制信號的有效寬度小于200 μs時(shí)(在本系統中DSP的控制周期為55μs)，即認為該PWM波正常，系統會(huì )將控制信號直接輸出；如果大于200μs，則認為PWM波出現異常，此時(shí)系統將立即切斷PWM波的有效輸出而停機．并把異常中斷信號和異常狀態(tài)碼信息報告給DSP。共態(tài)導通模塊可用于監視逆變器系統，從而控制半橋高低端的兩路對稱(chēng)SPWM波信號，保證這兩路信號輸出不會(huì )出現共態(tài)導通的情況。另外，由模擬比較器產(chǎn)生的系統過(guò)電壓、過(guò)電流和溫度異常等報警信號，經(jīng)過(guò)數字濾波后，將送人PWM波處理模塊。這樣，在系統出現異常時(shí)，即可由CPLD實(shí)現硬件上的停機保護動(dòng)作。
評論