基于對EPCS在線(xiàn)編程的FPGA可重構方法
加入技術(shù)交流群
(2)主機通過(guò)儀器接口向DSP器件發(fā)送所需要的重構數據，并存儲在DSP器件的數據存儲區內。經(jīng)實(shí)驗分析，Quartus軟件生成的pof格式文件數據并不能直接寫(xiě)入EPCS配置芯片，而是需要進(jìn)行一定方式的格式轉換，然后才能重新組合成需要下載到EPCS配置芯片的數據流。所以，需要在DSP內做一步數據轉換的操作。
(3)在對EPCS配置芯片進(jìn)行數據寫(xiě)入以前，先要將其內部的原有數據擦除掉。所以，這一步的任務(wù)是向EPCS配置芯片發(fā)送控制命令，并打開(kāi)寫(xiě)使能，隨后發(fā)送擦除命令，將EPCS原有數據擦除。要注意的是，擦除時(shí)間必須大于3 s，否則不能完成擦除操作。
(4)為了確認擦除操作是否已操作成功，可以執行一次讀狀態(tài)控制命令。讀狀態(tài)命令也需要先打開(kāi)寫(xiě)使能，再發(fā)送讀狀態(tài)命令。如果擦除過(guò)程正在進(jìn)行，則DATA信號線(xiàn)上會(huì )返回0000 0001的數據，擦除操作完成后，DATA信號線(xiàn)上將返回0000 0000的數據，此時(shí)便可以進(jìn)行下一步的工作。
(5)當確認擦除操作完成后，就可以進(jìn)行EPCS配置芯片的數據寫(xiě)入操作了。數據的寫(xiě)入需要按幀依次寫(xiě)入到對應的存儲地址，數據存儲的首地址為0000 0000。
(6)所需的配置數據流發(fā)送完畢后，可發(fā)送控制命令以使CPLD器件釋放對EPCS配置芯片的控制權，即置nCS、DCLK、ASDI、DATA信號線(xiàn)為高阻狀態(tài)，并將nCONFIG信號線(xiàn)由低電平置為高電平，nCE信號線(xiàn)置為由高電平置為低電平。一旦FPGA器件接手EPCS配置芯片的控制權，在檢測到nCONFIG信號線(xiàn)的上升沿后，FPGA將下載EPCS配置芯片內的數據進(jìn)行重新配置，此過(guò)程與系統上電時(shí)的配置過(guò)程相同。經(jīng)過(guò)上述一系列的操作，便可實(shí)現一次FP-GA的重構過(guò)程。
2．4 系統設計特點(diǎn)
本文所述的FPGA可重構設計方案可以在系統不關(guān)電的情況下進(jìn)行重構過(guò)程，這樣就不會(huì )影響系統其它部分電路正在進(jìn)行的工作，極大地方便了用戶(hù)的實(shí)際應用。當一次用戶(hù)所需的配置完成后，系統下次上電后就會(huì )自動(dòng)執行最后一次所重構的工作模式，不必每次上電進(jìn)行重構工作。本文引用地址：http://dyxdggzs.com/article/191863.htm
3 可重構設計的驗證
圖4所示是按照本系統設計的步驟要求，在數字化儀平臺上對可重構系統進(jìn)行全面測試的部分重構波形變化圖，以此完成對主控邏輯功能的FPGA器件EP1C6Q24017的功能重構實(shí)驗驗證。
圖4中所有波形圖的上面位置顯示的均為時(shí)鐘信號波形，其中圖4 (a)所示是打開(kāi)EPCS配置芯片寫(xiě)使能時(shí)，發(fā)送控制字的時(shí)序圖，圖中下面位置的波形為ASDO數據線(xiàn)上的信號，指示寫(xiě)使能控制字為“06”；圖4(b)所示是讀寫(xiě)使能的狀態(tài)時(shí)序圖，圖中下面位置的波形為DATA0數據線(xiàn)上讀取的信號，指示狀態(tài)寄存器為“02”；圖4(c)所示是對EPCS配置芯片進(jìn)行擦除操作的時(shí)序圖，圖中下面位置的波形為ASDO數據線(xiàn)上的信號，指示擦除控制字為“C7”；圖4(d)所示是讀擦除操作的狀態(tài)時(shí)序圖，圖中下面位置的波形為DATA0數據線(xiàn)上讀取的信號，指示狀態(tài)寄存器為“03”；圖4(e)所示是對EPCS配置芯片進(jìn)行寫(xiě)數據操作的時(shí)序圖，圖中下面位置的波形為ASDO數據線(xiàn)上的信號，指示寫(xiě)數據命令為“02”；圖4(f)所示是向EPCS配置芯片傳輸數據過(guò)程的部分波形圖，圖中下面位置為ASDO數據線(xiàn)上的數據信號。
在滿(mǎn)足上述時(shí)序要求的條件下，當EPCS配置芯片的數據寫(xiě)入完成后，FPGA即可進(jìn)入配置文件所設計的工作模式，設計實(shí)驗結果完全符合預期的重構目標。經(jīng)過(guò)反復測試，該重構方式功能正常，能穩定地完成系統所設計的不同重構工作。
4 結束語(yǔ)
利用文本的方法對基于EPCS在線(xiàn)編程的FP-GA進(jìn)行可重構設計，其硬件電路比較簡(jiǎn)單，成本低，同時(shí)不需要增加太多的硬件資源(比如大容量的存儲器件等)，而且配置過(guò)程靈活方便，用戶(hù)只需要一個(gè)相應的配置文件數據包，即可完成系統重構功能。故此，這種FPGA的可重構設計具備廣泛的應用前景。
評論