基于對EPCS在線(xiàn)編程的FPGA可重構方法

上位機通過(guò)下載線(xiàn)用Quartus軟件工具對EPCS配置芯片進(jìn)行配置程序的燒寫(xiě)操作，其配置文件必須為pof文件格式。在所設計的系統文件編譯完成后，Quartus軟件就可以生成燒寫(xiě)所需的pof格式文件。
2．3 可重構系統設計
本設計主要是通過(guò)DSP的串口向CPLD器件發(fā)送控制命令以及要進(jìn)行配置的數據包，CPLD解析命令后再執行相應的操作，以完成EPCS配置芯片所需的下載時(shí)序及配置數據。當EPCS配置芯片的數據下載完成后，再進(jìn)行FPGA從配置芯片下載新的系統配置程序過(guò)程。一般情況下，在系統上電后，FPGA都要馬上從EPCS配置芯片中下載配置文件。在對EPCS配置芯片進(jìn)行控制時(shí)，首先要讓FPGA釋放對EPCS配置芯片的控制，而且，在對EPCS配置芯片寫(xiě)數據的操作完成后，又要將控制權交與FPGA，以便FPGA能夠下載最后一次完成的配置程序。本系統的可重構原理圖如圖2所示。

FPGA可重構系統中，DSP通過(guò)一個(gè)串口與CPLD進(jìn)行通信，串口由數據信號線(xiàn)BDX、幀信號線(xiàn)BFSX以及時(shí)鐘信號線(xiàn)BCLKX組成，所有的控制命令和程序數據都是通過(guò)這三條信號來(lái)傳送的。FPGA器件的CONF_DONE信號線(xiàn)、nSTATUS信號線(xiàn)和nCONFIG信號線(xiàn)均需要用大小為10kΩ的電阻上拉，而nCE信號線(xiàn)則需用10kΩ的下拉電阻。CPLD器件通過(guò)nCONFIG信號線(xiàn)和nCE信號線(xiàn)對EPCS配置芯片的控制權進(jìn)行控制或釋放。當系統上電后，CPLD器件首先對EPCS配置芯片表現為釋放狀態(tài)，而FPGA則執行EPCS配置芯片的數據讀取操作，即FPGA的配置過(guò)程是：FPGA通過(guò)nCSO管腳置EPCS配置芯片的nCS信號線(xiàn)為低電平，并通過(guò)ASDO管腳向EPCS發(fā)送控制命令和地址，然后在DCLK的上升沿，由配置芯片通過(guò)DATA0信號線(xiàn)將配置程序和數據發(fā)送到FPGA，在程序發(fā)送完畢以后，CONF_DONE由低電平變?yōu)楦唠娖?，隨后進(jìn)行FPGA初始化并進(jìn)入工作狀態(tài)。
當需要進(jìn)行系統重構時(shí)，可由上位機向DSP器件發(fā)送控制命令以進(jìn)行系統的重構操作。系統重構的流程圖如圖3所示，整個(gè)過(guò)程包括以下幾個(gè)步驟：

(1)上位機發(fā)送重構命令后，由DSP通過(guò)串口向CPLD器件發(fā)送控制選通命令字符串，命令經(jīng)CPLD器件解析后將nCONFIG信號線(xiàn)置為低電平，并將nCE信號線(xiàn)置為高電平，從而取得對EPCS配置器件的nCS、DCLK、ASDI、DATA管腳的掌控權。此時(shí)，FPGA可釋放對EPCS的掌控權，但不讀取EPCS的配置程序數據。