利用EDA工具提高系統級芯片測試的效率
加入技術(shù)交流群
ATPG是指測試向量自動(dòng)生成。它是可測試性設計的核心，因為生成測試向量的質(zhì)量好壞直接關(guān)系到測試成本的高低。一方面ATPG工具針對Stuck-at故障模型、躍遷故障模型、路徑延時(shí)故障模型、IDDQ模型生成高質(zhì)量的測試向量，另一方面ATPG工具利用生成的測試向量進(jìn)行故障仿真和測試覆蓋率計算。ATPG算法又分為組合ATPG和時(shí)序ATPG兩種。 本文引用地址：http://dyxdggzs.com/article/191825.htm
FastScan測試向量自動(dòng)生成工具可以針對全掃描IC設計或規整的部分掃描設計生成高質(zhì)量的的測試向量。其主要特點(diǎn)如下：
1. 支持對全掃描設計和規整的部分掃描設計自動(dòng)生成高性能、高質(zhì)量的測試向量；
2. 支持多種故障模型：stuck-at、transition、critical path和IDDQ；
3. 提供超過(guò)140條基于仿真的測試設計規則檢查；
4. 提供高效的靜態(tài)及動(dòng)態(tài)測試向量壓縮性能；
5. FastScan CPA選項支持在速測試用的路徑延遲測試向量生成；
6. FastScan MacroTest選項支持小規模的嵌入模塊或存儲器的測試向量生成；
7. FastScan Diagnostics選項可以通過(guò)分析ATE機上失敗的測試向量來(lái)幫助定位芯片上的故障；
8. ASICVector Interfaces選項可以針對不同的ASIC工藝與測試儀來(lái)生成測試向量；
9. 支持32位或64位的UNIX平臺(Solaris, HP-PA)及LUNIX操作平臺。
FlexTest的時(shí)序ATPG算法使它在部分掃描設計的ATPG領(lǐng)域擁有巨大的優(yōu)勢，它也可以顯著(zhù)提高無(wú)掃描或全掃描設計的測試碼覆蓋率；其內嵌故障仿真器可以估計功能測試碼的故障覆蓋率，然后在此基礎上生成部分掃描并進(jìn)行ATPG。其主要特點(diǎn)如下：
1. 可以使用已有的功能測試向量進(jìn)行故障仿真；計算測試覆蓋率；
2. 針對一般的時(shí)序電路或部分掃描電路的進(jìn)行高效ATPG與故障仿真；
3. FlexTest Distributor選項提供的網(wǎng)絡(luò )分布處理技術(shù)可以加速ATPG與故障仿真過(guò)程；
4. 支持多種故障模型：stuck-at、transition和IDDQ；
5. 提供超過(guò)140條基于仿真的測試設計規則檢查；
6. 與FastScan和DFTAdvisor共享數據庫，使得DFT與ATPG流程效率更高。
基于嵌入式壓縮引擎的ATPG算法是下一代ATPG工具的發(fā)展趨勢。TestKompress提供的嵌入式壓縮引擎可以作為通用的IP很方便地集成到用戶(hù)的設計，EDT(Embedded Deterministic Test)算法在保證測試質(zhì)量的前提下顯著(zhù)地(目前可達到100倍)壓縮測試向量數目，同時(shí)大大提高了測試運行的速度。其主要特點(diǎn)如下：
1. 在保證測試質(zhì)量的前提下成百倍地減少測試向量的數目，成百倍地降低測試成本；
2. 引入嵌入式壓縮引擎IP不需要對系統邏輯進(jìn)行任何更改，對電路的性能沒(méi)有任何影響；
3. 支持多種故障模型：stuck-at、瞬態(tài)和路徑延遲、IDDQ；
4. 支持多種測試向量類(lèi)型：Basic、clock-sequential、RAM-Sequential、時(shí)鐘PO和多負載；
5. 與FastScan和DFTAdvisor共享數據庫，使得DFT與ATPG流程效率更高。
廣義的BIST技術(shù)包括LBIST、MBIST和邊界掃描技術(shù)。LBIST技術(shù)是指在A(yíng)SIC、IC或IP內核中自動(dòng)插入內建自測試電路，以保證較高的故障覆蓋率。由于它不需要在A(yíng)TE機上加載測試向量，而且可以在芯片的工作頻率下進(jìn)行實(shí)速測試，所以它可以縮短測試時(shí)間，降低測試成本。LBIST工具可以自動(dòng)生成BIST結構(BIST控制器、測試向量發(fā)生器和電路特征壓縮器)的可綜合RTL級HDL描述，并快速進(jìn)行故障仿真以確定故障覆蓋率。Mentor公司提供的LBIST工具BISTArchitect的主要特點(diǎn)如下：
1. 內建自測試技術(shù)降低了芯片測試對ATE測試機memory容量的要求；
2. 針對部件或系統進(jìn)行內建自測試(BIST)的自動(dòng)綜合、分析與故障仿真，便于進(jìn)行設計與測試的復用；
3. 實(shí)速測試和多頻率測試確保了高性能、高質(zhì)量的測試設計；
4. 全面的BIST設計規則檢查確保了易用性、減少了設計時(shí)間、縮短了設計面市時(shí)間；
5.采用MTPI技術(shù)能夠在獲得最大故障覆蓋率的同時(shí)將對設計的影響減至最低；
6. BIST部件的RTL綜合和與工藝無(wú)關(guān)，可以保證設計復用；
7. 配合BSDArchetect可實(shí)現層次化的LBIST電路連接關(guān)系。 
評論