采用FPGA和DSP直接控制硬盤(pán)實(shí)現存儲控制的方法
加入技術(shù)交流群
4.3 DMA操作流程
DMA操作與I/O操作相似，流程見(jiàn)圖4，首先應向硬盤(pán)發(fā)送命令參數，將要讀寫(xiě)的扇區數目寫(xiě)入 Sector count register，將扇區的邏輯地址寫(xiě)入LBA High register、LBA Mid register和LBA Low register，將要接收命令的設備號寫(xiě)入Device register。將命令READ DMA或 WRITE DMA寫(xiě)入Command register后，在400ns內Status register的值并不可靠，所以需等待400ns才能讀取Status register，這段等待時(shí)間可以通過(guò)讀取Alternate Status register和Error register度過(guò)，讀取的數值應被丟棄。當狀態(tài)寄存器值為58h時(shí)主機應給出DMA初始化時(shí)序開(kāi)始傳輸數據。本文引用地址：http://dyxdggzs.com/article/191820.htm
圖4 DMA操作流程圖
5 設計中的重點(diǎn)
5.1 采樣率問(wèn)題
數據采集及存儲系統一般都有采樣率要求，采樣率一般要求大于50K，才能滿(mǎn)足快速實(shí)時(shí)采集數據的要求。本系統中速度較慢的環(huán)節是硬盤(pán)存儲環(huán)節，硬盤(pán)接口設計存盤(pán)速度為7.8Mbyte/S，顯然采集速率與存盤(pán)速率并不匹配，解決的措施為采用一片 FIFO作為數據緩沖區。由于對硬盤(pán)操作過(guò)程中，需不斷查詢(xún)其狀態(tài)，而硬盤(pán)狀態(tài)改變時(shí)間又不確定，所以要選用存儲深度較大的FIFO作為緩存，IDT公司的72V2101滿(mǎn)足設計要求[5]。工作時(shí)數據直接將數據寫(xiě)入FIFO，FPGA查詢(xún)FIFO的狀態(tài)，為非空時(shí)，協(xié)調DSP訪(fǎng)問(wèn)硬盤(pán)，進(jìn)行存儲操作，這樣采用FIFO作為緩存的方案解決了速率匹配問(wèn)題[4]，當采樣率為80k時(shí)，數據流為5Mbyte/S，本系統設計存盤(pán)速度為7.8Mbyte/S，可以滿(mǎn)足80K以?xún)葦祿蓸勇氏到y的存盤(pán)要求。
5.2 硬盤(pán)存儲地址問(wèn)題
硬盤(pán)中數據如何存儲是本設計中另一個(gè)重點(diǎn)問(wèn)題，主要考慮文件存儲的地址及文件目錄情況。本設計中硬盤(pán)文件的存儲采用FAT32文件系統，引導扇區記錄了文件分配表的地址、個(gè)數、大小、簇的大小等信息。文件邏輯地址＝數據段起始地址＋（簇號― RootClus）×SecPerClus；數據段起始地址＝BPB地址＋RsvdSecCn＋FATSz32×NumFATs。）文件目錄設計采用短文件名，每個(gè)文件名和相關(guān)信息占用32字節，每個(gè)磁盤(pán)第2簇為目錄區，因使用短文件名無(wú)子目錄，所以當每簇為16扇區時(shí)目錄區共可儲存256個(gè)文件名。
6 結束語(yǔ)
本系統數據存儲量較大，較傳統使用工控機進(jìn)行數據存儲功耗較低，適合于工作環(huán)境局限、系統要求具有自動(dòng)內記功能的工況下。本系統已經(jīng)應用于某信號采集設備中，實(shí)踐證明可滿(mǎn)足使用要求，系統工作穩定，沒(méi)有數據溢出現象。當然本系統還有一定不足，如不能存儲任意長(cháng)度數據文件，只能存儲40M長(cháng)度文件，還需進(jìn)一步完善。
評論