基于FPGA的無(wú)線(xiàn)同播頻率校準裝置的設計

摘要：在討論了無(wú)線(xiàn)同播特點(diǎn)和頻率校準基本原理的基礎上，提出了一種基FPGA的無(wú)線(xiàn)同播頻率校準裝置的設計方案，實(shí)現了高精度廣播頻率的輸出，給出了詳細設計過(guò)程和實(shí)際測試結果。
關(guān)鍵詞：現場(chǎng)可編程門(mén)陣列；無(wú)線(xiàn)同播；頻率校準

0 引言
近年來(lái)，無(wú)線(xiàn)同播系統在民事和警事中的應用日益廣泛，其快速搭建和空中接入等優(yōu)勢在512地震的救災調度中得以充分體現。同播系統工作時(shí)，所有發(fā)射站會(huì )在同一時(shí)刻點(diǎn)以相同頻率向外廣播，由于各站的發(fā)射頻率相對于標準頻率有不同偏差，在功率重疊區產(chǎn)生頻率疊加，出現同頻干擾。目前，國內外通信廠(chǎng)家的同播發(fā)射機的發(fā)射頻率偏差大都在1ppm(parts per million)以上，不通過(guò)校準，無(wú)法達到0．05ppm正常通話(huà)的最低要求。有線(xiàn)同播系統是利用光纖網(wǎng)絡(luò )校準發(fā)射頻率的。無(wú)線(xiàn)同播系統目前只能通過(guò)兩種方法解決：一是設置中心站，但系統響應速度慢；二是盡量縮小功率重疊區，其建站周期長(cháng)而且可靠性低。兩種方法都沒(méi)有從根本上解決無(wú)線(xiàn)同播系統的同頻干擾，發(fā)射頻率的校準已經(jīng)成為無(wú)線(xiàn)同播系統發(fā)展的瓶頸。因此，本文提出一種基于FPGA技術(shù)的頻率校準系統的設計方案。

1 系統總體設計
1．1 同頻干擾的產(chǎn)生和解決方法
一個(gè)無(wú)線(xiàn)同播系統需要架設若干個(gè)大功率發(fā)射站點(diǎn)，才能滿(mǎn)足大區域的通信需求。站點(diǎn)間硬件和工作環(huán)境各有差異，導致各站的頻率偏差不同。例如兩個(gè)發(fā)射頻率為350MHz的站點(diǎn)，一個(gè)的頻偏為+1ppm，另一個(gè)為-1ppm，在功率重疊區就會(huì )產(chǎn)生700Hz的頻率差，形成嘯聲，影響通話(huà)質(zhì)量。從理論上講，要保證同頻覆蓋區的通話(huà)質(zhì)量，必須使各發(fā)射站的頻偏保持在0．05ppm以下。校準各發(fā)射站頻率的最好方法，是為其提供統一可靠的基準時(shí)鐘信號。GPS定位衛星信號精度高，沒(méi)有時(shí)間和地域的限制，可以作為基準時(shí)鐘信號同步各站的基準振蕩器，解決同頻干擾的關(guān)鍵性問(wèn)題。
1．2 系統硬件設計
頻率校準系統主要由高精度GPS信號接收器、FPGA芯片、VC-TC2XO(壓控恒溫晶振)、高精度DAC(數模轉換器)等部分組成。VC-TCXO為FPGA提供工作時(shí)鐘，也為發(fā)射提供基準頻率。FPGA通過(guò)GPS秒脈沖信號計算標準時(shí)長(cháng)，記錄下這段時(shí)間內VC-TCXO產(chǎn)生的脈沖總數，與標準的脈沖數進(jìn)行對比，最后通過(guò)DAC對VC-TCXO進(jìn)行電壓校正。校準后的VC-TCXO頻率通過(guò)FPGA內部PLL倍頻，成為發(fā)射頻率?；居布Y構框圖如圖1所示。

FPGA編程比較靈活，可設置任意位的片上寄存器，保證了脈沖計數的精度，適用于高精度的頻率校準。本設計采用Actel公司Fusion系列的AFS600，屬于Flash架構，內部集成了60萬(wàn)邏輯門(mén)。以Flash為基礎的FPGA將配置信息儲存在片上Flash單元中，一旦完成編程，配置數據就會(huì )成為FPGA結構的固有部分，在系統上電時(shí)無(wú)需通過(guò)外部SRAM載入配置數據。AFS600可靠性高、功耗低，節省外部元件，適合開(kāi)發(fā)手持設備。
本設計采用的GPS接收機是Motorola公司生產(chǎn)的M12M授時(shí)型OEM模塊，輸出秒脈沖信號的精度±20ns。壓控恒溫晶振采用華晶達電子公司的VC-TCXO(503212．8M)，中心頻率12．8MHz，工作電壓3．3V，溫度穩定度±1．0ppm，老化率±1．0ppm／年，控制電壓范圍1．65±1．0v，可調節頻率范圍1 2．8MHz±300Hz。高精度DAC采用TI公司的。DAC8552，具有16位精度，可串行SPI控制方式，參考電壓為3．3V。